Tabla de contenido
Publicidad
102:
Se ha solicitado una recuperación de datos de configuración pero la memoria
especificada contiene datos algunos.
103:
Se ha intentado leer o escribir un comando en la segunda salida cuando no está
disponible. Normalmente esto ocurrirá si se intenta programar la segunda salida en
instrumentos de canal único o en un instrumento de dos canales configurado para modo
en paralelo.
104:
Comando no válido con la salida activada. Este mensaje se suele producir al utilizar el
comando 'IRANGE <
200:
Sólo lectura: Se ha intentado efectuar un cambio en los ajustes del instrumento desde
una interfaz son privilegios de escritura; vea la sección Bloqueo de interfaz.
Limit Event Status Register (Registro de estado de eventos límite) y Limit Event Status
Enable Register (registro de activación de estado de eventos límite)
Para fuentes de alimentación únicas hay un Limit Event Status Register; para fuentes de
alimentación dobles (excepto si funcionan en modo paralelo) hay dos. Estos se leen y borran
usando "LSR1?" y "LSR2?" respectivamente. A la puesta en marcha estos registros son
configurados en 0 e inmediatamente configurados para mostrar el nuevo estado límite.
Todos los bits ajustados en un Limit Event Status Register que correspondan a los bits ajustados
en el Limit Event Status Enable Register que se acompaña harán que se ajuste el bit LIM1 o LIM2
en el Status Byte Register.
Bit 7:
Reservado para uso futuro
Bit 6:
Se configura cuando se ha producido una desconexión que sólo puede ser reseteada
desde el panel frontal o desconectando y conectando la energía AC.
Bit 5:
Reservado para uso futuro
Bit 4:
Reservado para uso futuro
Bit 3:
Se ajusta cuando existe una desconexión de sobrecorriente de salida
Bit 2:
Se ajusta cuando existe una desconexión de sobrevoltaje de salida
Bit 1:
Se configura cuando la salida entra en el límite de corriente (modo en CC)
Bit 0:
Se configura cuando la salida entra en el límite de voltaje (modo en CV)
Status Byte Register (Registro de byte de estado) y Service Request Enable Register
(Registro de activación de solicitud de servicio)
Estos dos registros están implementados tal y como requiere la norma IEEE Std. 488.2.
Todos los bits configurados en el Status Byte Register que correspondan a bits configurados en el
Service Request Enable Register harán que el bit RQS/MSS se configure en el Status Byte
Register, generando así un Service Request en el bus.
El Status Byte Register es leído, bien por el comando *STB?, que devolverá un MSS en el bit 6, o
por un Serial Poll que devlolverá un RQS en el bit 6. El Service Request Enable Register es
configurado por el comando *SRE <
Bit 7 -
No se usa.
Bit 6 -
RQS/MSS. Este bit, tal como lo define el IEEE Std. 488.2, contiene el mensaje
Requesting Service y el mensaje Master Status Summary. Se manda un RQS en
respuesta a Serial Poll y un MSS en respuesta al comando *STB?.
Bit 5 -
ESB. El Event Status Bit. Este bit se configura si alguno de los bits configurados en el
Standard Event Status Register corresponde a los bits configurados en el Standard
Event Status Enable Register.
30
>' sin desactivar antes la salida.
N
> y leído por el comando *SRE?.
NRF
Publicidad
Tabla de contenido
