AMETEK Programmable Power Sorensen XDL II Serie Operación Manual página 71

Bit 5 - Réglé quand un déclenchement de détection de sortie 1 est survenu
Bit 4 - Réglé quand un déclenchement thermique de sortie 1 est survenu
Bit 3 - Réglé quand un déclenchement de surintensité de sortie 1 est survenu
Bit 2 - Réglé quand un déclenchement de surtension de sortie 1 est survenu
Bit 1 - Réglé quand la sortie 1 entre dans la limite d'intensité (mode d'intensité constante)
Bit 0 - Réglé quand la sortie 1 entre dans la limite de tension (mode de tension constante)
Limit Event Status Register 2
Bit 7 - Réglé lorsque le déclenchement de la sortie auxiliaire est survenu
Bit 6 - Réglé quand la sortie auxiliaire entre en limite d'intensité
Bit 5 - Réglé quand un déclenchement de détection de sortie 2 est survenu
Bit 4 - Réglé quand un déclenchement thermique de sortie 2 est survenu
Bit 3 - Réglé quand un déclenchement de surintensité de sortie 2 est survenu
Bit 2 - Réglé quand un déclenchement de surtension de sortie 2 est survenu
Bit 1 - Réglé quand la sortie 2 entre dans la limite d'intensité (mode d'intensité constante)
Bit 0 - Réglé quand la sortie 2 entre dans la limite de tension (mode de tension constante)
Status Byte Register et Service Request Enable Register (Registre d'activation de
demande de service)
Ces deux registres sont mis en oeuvre comme exigé par la norme IEEE 488.2.
Tous les bits définis dans le Status Byte Register qui correspondent aux bits positionnés dans le
Service Request Enable Register entraîneront le positionnement du bit RQS/MSS dans le Status
Byte Register, ce qui génère une Service Request sur le bus.
Le Standard Event Status Register est lu, soit par la commande *STB?, qui renvoie MSS au bit 6
soit par une Serial Poll (scrutation série) qui renvoie RQS au bit 6. Service Request Enable
Register est réglé par la commande *SRE <nrf> et lu par la commande *SRE?.
Bit 7 - Non utilisé.
Bit 6 - RQS/MSS. Ce bit, défini par la norme IEEE 488.2, contient à la fois le message
Requesting Service et le message Master Status Summary (résumé d'état principal).
RQS est renvoyé en réponse à Serial Poll et MSS en réponse à la commande *STB?.
Bit 5 - ESB. Event Status Bit (bit d'état d'événement). Ce bit est réglé si des bits positionnés
dans le Standard Event Status Register correspondent aux bits réglés au Standard
Event Status Enable Register.
Bit 4 - MAV. Message Available Bit (bit de message disponible). Ce bit est réglé lorsqu'un
message de réponse de l'instrument est mis en forme et qu'il est prêt à être transmis au
contrôleur. Le bit sera réinitialisé lorsque le Response Message Terminator (terminaison
de message de réponse) a été transmis.
Bit 3 - Non utilisé.
Non utilisé.
Bit 2 -
Bit 1 - LIM2. Ce bit sera réglé si des bits sont programmés dans le Limit Event Status Register
2 et que des bits correspondants sont réglés dans le Limit Event Status Enable
Register 2.
Bit 0 - LIM1. Ce bit sera réglé si des bits sont programmés dans le Limit Event Status Register
1 et que des bits correspondants sont réglés dans le Limit Event Status Enable
Register 1.
70