Xantrex XDL Serie Manual De Instrucciones página 123

120
123
124
Bit 3 - Errore tempo scaduto verifica. Viene impostato quando un parametro prevede
l'esecuzione della 'verifica' e il valore non viene raggiunto entro 5 secondi, ovvero la
tensione erogata è rallentata dalla presenza di un condensatore di grandi dimensioni
sull'uscita.
Bit 2 - Errore richiesta di informazioni. Viene impostato quando si verifica un errore di richiesta di
informazioni. Il numero dell'errore viene memorizzato nel Query Error Register. Gli errori
possibili sono indicati qui di seguito.
1. Errore assenza interruzioni
2. Errore blocco dati
3. Errore assenza segnale finale
Bit 1 - A disposizione.
Bit 0 - Operazione ultimata. Viene impostato alla ricezione del comando *OPC.
Limit Event Status Register e Limit Event Status Enable Register
(registro stati superamento limiti e registro attivazione stati superamento limiti)
Questi due registri vengono utilizzati in aggiunta allo standard IEEE 488.2. Provvedono a
segnalare al controller le condizioni che hanno provocato l'ingresso/l'uscita dello strumento dalle
condizioni di superamento limiti di corrente o di tensione, nonché lo storico delle condizioni che
hanno provocato l'intervento delle protezioni dall'ultima lettura.
I bit eventualmente impostati nel Limit Event Status Register, che corrispondono ai bit impostati
nel Limit Event Status Enable Register, provocano l'impostazione del bit LIM1 nello Status Byte
Register.
Il Limit Event Status Register viene letto e svuotato dal comando LSR1?. Il Limit Event Status
Enable register viene impostato dal comando LSE1<nrf> e letto dal comando LSE1?.
Bit 7 - a disposizione
Bit 6 - a disposizione
Bit 5 - Viene impostato quando interviene il magnetotermico guasto rilevatore uscita
Bit 4 - Viene impostato quando interviene il magnetotermico sovratemperatura
Bit 3 - Viene impostato quando interviene il magnetotermico sovracorrente uscita
Bit 2 - Viene impostato quando interviene il magnetotermico sovratensione uscita
Bit 1 - Viene impostato quando la corrente erogata raggiunge il limite (modalità corrente costante)
Bit 0 - Viene impostato quando la tensione erogata raggiunge il limite (modalità tensione costante)
Status Byte Register e Service Request Enable Register
Questi due registri vengono utilizzati in conformità allo standard IEEE 488.2.
I bit impostati nello Status Byte Register che corrispondono ai bit impostati nello Service Request
Enable Register comportano l'invio del bit RQS/MSS nello Status Byte Register generando così
una Service Request sul bus.
Lo Status Byte Register viene letto o dal comando *STB?, che ritorna MSS nel bit 6, oppure da
un'interrogazione ciclica seriale che ritorna RQS nel bit 6. Il registro Service Request Enable si
imposta con il comando *SRE <nrf> e si legge con il comando *SRE?
Il valore numerico inviato con il comando era troppo grande o troppo piccolo.
Contiene valori negativi, mentre sono ammessi solo valori positivi.
È stato richiesto il richiamo/la memorizzazione dei dati d'impostazione da/a un
numero di memoria illecito.
È stata richiesta una nuova gamma di esercizio, ma le impostazioni attuali della
PSU non lo consentono – per ulteriori dettagli, vedi le istruzioni sul funzionamento
in manuale.
121