T
E
RABAJO Y
XPLICACIÓN
3. REGISTRO DE PERMISO DE INTERRUPCIONES 2 (PIE2)
no figuraban en el PIE1. La de fin de escritura de la EEPROM,
colisión de bus en el modo de SSP y producción de una captura o
comparación en el módulo CCP2. El bit 6 es un bit reservado y su
valor es siempre 0. Cuando se leen los bit que no tienen asignada
función, se obtiene 0.
-
EEIE:
BCLIE:
CCP2IE:
D
P
ESARROLLO
ROYECTOS Y
PIC 16F87
X
Contiene los bits de permiso de interrupción de las tres causas que
0
-
EEIE BCLIE
Permiso de interrupción por fin de escritura en la
EEPROM de datos.
Permiso de interrupción por colisión de bus en el SSP
cuando dos o más maestros tratan de transferir al mismo
tiempo.
Permiso de interrupción el módulo CCP2.
P
E
ROTOTIPOS
LECTRÓNICOS
-
-
CCP2IE
2º DPE
18