Estructura del estado del aparato HART (1.er y 2.º byte de estado)
Tabla 6-3
Con bit 7 = 1: "Error de comunicación"
Bit 6 = 1
Bit 5 = 1
Bit 4 = 1
Bit 3 = 1
Bit 2 = 0
Bit 1 = 1
Bit 0 = 0
Con bit 7 = 0: "ningún error de comunicación"
Con bit 0...6: "específico en función del telegrama de respuesta"
Tabla 6-4
Bit 7 = 1
Bit 6 = 1
Bit 5 = 1
Bit 4 = 1
Bit 3 = 1
Bit 2 = 1
Bit 1 = 1
Bit 0 = 1
HART-Fast-Mode
El módulo de periferia soporta el procesamiento de comandos HART como secuencia SHC
("Successive HART Command").
Cuando el módulo de periferia detecta un comando HART con el bit SHC activado en un canal,
entonces dicho canal se reserva durante aprox. 2 s para los comandos HART externos. No
se emiten comandos HART internos; ver capítulo Interfaz de comandos HART (Página 61)
Modo burst
El módulo de periferia no soporta el modo Burst. Los comandos HART con el bit burst activado
se omiten y no se reenvían al aparato de campo conectado.
Módulo de entradas analógicas AI 16xI 2-wire HART HA (6DL1134-6TH00-0PH1)
Manual de producto, 11/2017, A5E39409018-AB
1.er byte de estado
Error de paridad
Desbordamiento
Error de frame (framing)
Error de suma de verificación
reservado
Desbordamiento del búfer de recepción
reservado
2.º byte de estado
Error de aparato
Configuración modificada
Arranque (cold start)
Más información de estado disponible
Intensidad de salida analógica fija
Intensidad de salida analógica saturada
Variable secundaria fuera de rango
Variable principal fuera de rango
Función HART
6.1 Funcionamiento de HART
29