Tabla de contenido
Publicidad
Módulos extraíbles para los controladores de accionamiento inteligentes digitales
Salida CLC_ Bb
0
Bit
correspondiente*
1
High
Salida
CLC_Bb
Low
*Véase descripción funcional
15-4
Interfaz de entrada/salida DEA28.1, DEA29.1, DEA30.1
Nota:
Si el amplificador de salida UND 2987 A ha desconectado una
o varias salidas debido a una sobrecarga, el estado de error
se indica mediante LED encendido.
La salida CLC_Bb es puesta al nivel alto en cada cambio de flanco por
un bit de un parámetro. La salida CLC_Bb permanece durante 100 ms a
nivel alto, y si, durante este tiempo, no varía el estado del bit
correspondiente, la salida CLC_Bb vuelve al nivel bajo.
Si dentro de estos 100 ms se produce un cambio de estado del bit
correspondiente, se activa de nuevo la salida CLC_Bb y permanece en el
estado alto.
Tiempo de reactivación: 100 ms
Aplicación:
La salida CLC_Bb puede utilizarse como una especie de "Watchdog".
160 ms
80 ms
100 ms
Cambio de flanco de reactivación
0
100
200
Fig. 15-6: Representación del principio de funcionamiento de la salida CLC_Bb
120 ms
60 ms
80 ms
100 ms
300
400
DOK-DIAX02-PLUG*IN*MOD-PRJ1-ES-P
100 ms
500
600
t in ms
S05X2X1P.fh5
Publicidad
Tabla de contenido
