DIAGRAMA DEL BLOQUE INTERNO DE IC
• BU2090
1) DIAGRAMA DE BLOQUE
CLOCK
• BU4052
1) DIAGRAMA DE BLOQUE
Copyright © 2008 LG Electronics. Inc.
Todos los derechos reservados.
Sólo con fines de capacitación y mantenimiento
V
1
SS
Control circuit
DATA
2
12-bit shift register
3
Q0
4
Output buffer
(open drain)
Q1
5
Q2
6
Q3
7
Q4
8
Y
1
0
Y
2
2
Y
COMMON
3
Y
Y
OUT / IN
Y
4
3
Y
Y
Y
5
1
INH
INH
6
V
V
7
EE
V
8
SS
Latch
16
15
Y
0
X
2
2
14
X
1
X
13
3
OUT / IN
X
0
1
12
X
3
11
A
EE
B
10
9
3-45
V
16
DD
Q11
15
14
Q10
13
Q9
12
Q8
Q7
11
Q6
10
Q5
9
V
DD
X
2
X
1
COMMON
X
X
0
X
3
A
B
Sólo para uso interno de LGE