Estructura del aparato HART (1.er y 2.º byte de estado).
Tabla 6-3
Con bit 7 = 1: "Error de comunicación"
Bit 6 = 1
Bit 5 = 1
Bit 4 = 1
Bit 3 = 1
Bit 2 = 0
Bit 1 = 1
Bit 0 = 0
Con bit 7 = 0: "no hay error de comunicación"
Con bit 0...6: "específico en función del telegrama de respuesta"
Tabla 6-4
Bit 7 = 1
Bit 6 = 1
Bit 5 = 1
Bit 4 = 1
Bit 3 = 1
Bit 2 = 1
Bit 1 = 1
Bit 0 = 1
HART-Fast-Mode
El módulo AI-DI 16/DQ16x24VDC HART HA soporta el procesamiento de comandos HART
como secuencia SHC ("Succesive HART Command").
Cuando se detecta un comando HART con bit SHC activado, el canal se reserva durante
aprox. 2 s para comandos HART externos. No se emiten comandos HART internos.
Modo burst
El AI-DI 16/DQ16x24VDC HART HA no es compatible con el modo burst. Los comandos HART
con el bit burst activado se omiten y no se reenvían al aparato de campo conectado.
Módulo de entradas y salidas AI-DI 16/DQ16x24VDC HART HA (6DL1133-6EW00-0PH1)
Manual de producto, 11/2017, A5E39294221-AB
1.er byte de estado
Error de paridad
Desbordamiento
Error de trama (framing)
Error de suma de verificación
reservado
Desbordamiento del búfer de recepción
reservado
2.º byte de estado
Error de aparato
Configuración modificada
Arranque (cold start)
Más información de estado disponible
Corriente de salida analógica fija
Corriente de salida analógica saturada
Variable secundaria fuera de rango
Variable principal fuera de rango
Función HART
6.1 Funcionamiento de HART
41