Tabla de contenido
Publicidad
Diagrama de bloques
El diseño electrónico muestra la presencia de tres estructuras principales:
(•) una CPU garantiza el correcto funcionamiento de toda la electrónica de base y efectúa la medición de tensión y
de corriente.
(•) otra CPU diferente gestiona la interfaz de usuario
(•) los componentes de potencia están aislados del resto de la lógica
El siguiente es un detalle esquemático de la estructura de diseño del GigaSync.
ETHERNET
PoE
LEDs
OPT
* Funciones presentes solo en los cartuchos POE-CS y TER-CS
** Funciones presentes solo en los cartuchos POE y POE-CS
Las cuatro entradas de potencia (tres correspondientes a los cartuchos y la otra a la alimentación principal de la unidad
base), son accesibles a través de dos conectores redundantes, están aisladas entre sí y no se realiza conversión a la tensión
aplicada, de esta forma es posible conectar simultáneamente diferentes tipos de voltajes y diferentes polaridades, por
ejemplo:
Entrada principal
Entrada 1
48V
Entrada 2
24V
Entrada 3
-48V
MANUAL GIGASYNC
POTENCIA DE
ENTRADA PRINCIPAL
Convertidor
DCDC AISLADO
DOBLE CPU
Cartucho 1
CPU
CPU
UI
HW
SYNC
Wi-Fi
GPS
SYNC IN SYNC OUT
Figura 11 – Diagrama de bloques del diseño electrónico GigaSync
54V
POTENCIA DE
POTENCIA DE
ENTRADA 1
ENTRADA 2
PROTECCION DE
PROTECCION DE
POLARIDAD
POLARIDAD
INVERSA
INVERSA
Cartucho 2
MEDICION DE
MEDICION DE
TENSION Y
TENSION Y
CORRIENTE
CORRIENTE
ON/OFF
ON/OFF
PROTECCION
PROTECCION
GENERACION DE
GENERACION DE
IMPULSO DE
IMPULSO DE
SINCRONIA*
SINCRONIA*
DETECCION DE
DETECCION DE
GIGAKEY**
GIGAKEY**
PUERTOS DE
PUERTOS DE
SALIDA
SALIDA
POTENCIA DE
ENTRADA 3
PROTECCION DE
POLARIDAD
INVERSA
Cartucho 3
MEDICION DE
TENSION Y
CORRIENTE
ON/OFF
PROTECCION
GENERACION DE
IMPULSO DE
SINCRONIA*
DETECCION DE
GIGAKEY**
PUERTOS DE
SALIDA
VER. 3 REV. 1
19
Publicidad
Tabla de contenido
