Publicidad
Puesta en marcha - interfaz SSI
7
Puesta en marcha - interfaz SSI
7.1
Modo de funcionamiento de la interfaz SSI
1
2
Figura 7.21: Ciclo de transmisión SSI
La comunicación de datos de la interfaz SSI se basa en una transmisión diferenciada según RS 422. Se
transmite de forma sincronizada a un reloj (CLOCK) definido por el control el valor de posición comenzan-
do con el MSB (bit de mayor valor).
En estado de reposo tanto el cable de reloj como el cable de datos están en nivel HIGH. En el primer flan-
co HIGH-LOW (1) se almacenan datos en la ficha interna. Gracias a ello se asegura que los datos no se
alteren durante la transmisión en serie.
Con el siguiente cambio de la señal de reloj de nivel LOW a HIGH (2) comienza la transmisión del valor de
posición con el bit de mayor valor (MSB). Con cada cambio de señal de reloj de nivel LOW a HIGH se in-
troduce el siguiente bit de menor valor a la línea de datos. Después de que el bit de menor valor (LSB) ha-
ya sido emitido, la línea de datos cambia a nivel LOW (final de transmisión) con el último cambio de LOW
a HIGH de la señal de reloj.
Un monoflop reactivado por la señal de reloj determina cuanto tiempo debe transcurrir para que la interfaz
SSI pueda ser utilizada para la siguiente transmisión. Esto determina el tiempo mínimo de pausa entre dos
secuencias de reloj consecutivas. Después de transcurrir el tiempo t
nea de datos al nivel de reposo (HIGH) (3). Esto señaliza que el intercambio de datos ha finalizado por
completo y se ha recuperado la disponibilidad para la transmisión.
Interrupción de la señal de reloj
Si se interrumpe la señal de reloj para los datos por más de t
te señal de reloj con un nuevo ciclo de transmisión con un nuevo valor registrado.
Si se comienza un ciclo de transmisión antes de que transcurra el tiempo t
mente el valor anterior.
NOTA
La interfaz SSI solo puede representar valores de distancia positivos. ¡Si debido al offset o di-
rección de contaje se determinan valores negativos, entonces se indicará el valor cero en la in-
terfaz SSI. En caso de desbordamiento todos los bits de datos se ponen en 1.
Bit de error
El bit LSB es el bit de error en los ajustes por defecto.
Valor del bit de error:
Al valor de medición de 24 bits se adjunta por defecto un 25avo bit de error (LSB). El bit de error no está
incluido en la codificación Gray de los valores medidos.
El bit de error es 1 = activo, 0 = inactivo.
Frecuencia de reloj
Los datos se pueden leer con una frecuencia de reloj de 80 kHz a 800 kHz, o bien entre 50 kHz y 79 kHz,
en función del ajuste de los parámetros.
Leuze electronic GmbH + Co. KG
m
= 20 µs entonces se comienza en la siguien-
m
AMS 107i
3
= 20 µs, se pone nuevamente la lí-
, entonces se indica nueva-
m
38
Publicidad
