Descargar Imprimir esta página

Intesc AVANXE Manual De Referencia página 3

Publicidad

para alimentar circuitos externos a través de los
puertos de expansión P4 y P6.
La fuente de 1.2 Volts es usada para alimentar el
núcleo del FPGA y no hay salida al exterior.
Asimismo no se aconseja usar esta fuente para
alimentar componentes que no son el FPGA.
Programación
El FPGA puede ser programado de dos formas
diferentes: usando el programador USB de Intesc o
a partir de un archivo almacenado en la memoria
Flash SPI.
El programador USB usa el software
hacer la conexión y descargar el archivo .bit al
FPGA. Cuando AVANXE es encendida, el FPGA es
programado automáticamente
Flash SPI y el interruptor RESET FPGA permite que
el FPGA se re-programe usando esta memoria sin
necesidad de apagar o desconectar a AVANXE.
Oscilador
AVANXE cuenta con un oscilador
de 50MHz soldado al pin C10. Este
oscilador es la principal fuente de
reloj de AVANXE y pueden usarse
los los CTMs internos del Spartan
6 para incrementar o disminuir la
frecuencia.
Flash SPI
AVANXE
cuenta
MX25L6445EM2I de
Macronix International
Mbits que, además de almacenar el bitstream de
programación del FPGA, puede ser usada para
almacenar información que el usuario requiera. Es
responsabilidad del usuario no editar el área
donde el bitstream es almacenado. El bitstream
de AVANXE para la memoria Flash tiene un
tamaño de
1.21MB e INTegra siempre lo
Manual de Referencia de AVANXE Rev F – 19 Abril de 2016
INTegra
para
por la memoria
con
una
memoria
de 64
programa desde la primera localidad.
La siguiente tabla muestra las conexiones entre el
FPGA y la memoria Flash:
NOMBRE
PIN FLASH
CS
SO
SI
SCLK
RS232
Para
facilitar
la
computadora, el programador de AVANXE, basado
en un FT2232H de FTDI, incluye un convertidor
USB/RS232 que es detectado en una PC como
puerto COM. Esta interfaz es útil cuando se
necesita comunicación con una Computadora
Personal y la velocidad de transferencia no es
crítica. De esta manera es posible conectarse con
LabVIEW, JAVA, Matlab, C#, etc. y es capaz de
transmitir hasta 12 MBAUDIOS.
La siguiente tabla resume el mapeo de pines del
FPGA al RS232:
NOMBRE
PIN RS232
TX
RX
RTS
CTS
DTR
DSR
DCD
RI
PIN FPGA
1
T3
2
P10
5
T10
6
R11
comunicación
hacia
PIN FPGA
38
N3
39
N4
40
P1
41
N1
43
M4
44
M5
45
M3
46
M2
la

Publicidad

loading