Allen-Bradley MicroLogix 1200 Manual De Referencia página 99

Uso del contador de alta velocidad y del interruptor de final de carrera programable
Underflow Interrupt (UFI)
Descripción Dirección Formato de
UFI - HSC:0/UFI bit
Underflow
Interrupt
(1) Para obtener información sobre las descripciones de modos, vea HSC Mode (MOD) en la página 5-16.
El bit de estado UFI (interrupción por underflow) se establece (1) cuando el
acumulador HSC pasa el valor de underflow y la interrupción HSC se activa.
El programa de control puede usar este bit para identificar que la condición de
underflow causó la interrupción HSC. Si el programa de control necesita
realizar una acción de control específica basada en el underflow, este bit se usa
como lógica condicional.
El programa de control puede restablecer (0) este bit, y también es restablecido
por el subsistema HSC, cada vez que se detectan estas condiciones:
• La interrupción por valor preseleccionado bajo se ejecuta
• La interrupción por valor preseleccionado alto se ejecuta
• La interrupción por overflow se ejecuta
• El controlador entra en un modo de ejecución
Overflow (OF)
Descripción Dirección Formato
de datos
OF - Overflow HSC:0/OF bit
(1) Para obtener información sobre las descripciones de modos, vea HSC Mode (MOD) en la página 5-16.
El subsistema HSC establece (1) el indicador de estado OF (Overflow) cada
vez que el valor acumulado (HSC:0.ACC) pasa el valor de la variable de
overflow (HSC:0.OF).
Este bit es de transición y es establecido por el subsistema HSC. El programa
de control puede utilizar, realizar un seguimiento si es necesario, y restablecer
(0) la condición de overflow.
Las condiciones de overflow no generan un fallo del controlador.
(1)
Modos HSC
datos
2 a 7
(1) Tipo
Modos HSC
0 a 7 estado lectura/escritura
Publicación 1762-RM001D-ES-P - Octubre 2002
5-13
Tipo Acceso al programa
de usuario
estado lectura/escritura
Acceso al programa de
usuario