Tabla de contenido
Publicidad
lazo PHI-1 con el objeto de sincronizarlo con la señal de entrada de vídeo.
El detector de PHI-1 es un circuito PLL que sincroniza el oscilador horizontal con la señal de vídeo de entrada.
Los componentes que tienen relación con PHI-1 son los conectados al pin 43 (PH1LF). La constante de tiempo
de PHI-1 es controlada por el microprocesador vía I
El detector PHI-2 provee una posición estable de la imagen en la pantalla. Es necesario debido a que el tiempo
de almacenamiento del final de líneas (Q650) varía con la corriente de haz, provocando diferentes retardos en el
circuito de deflexión. El detector PHI-2 compara el oscilador horizontal con la señal de flyback horizontal
generada por la deflexión (que entra por el pin 41, FBISO). PHI-2 desplaza la salida horizontal (pin 40, HOUT)
en tiempo de modo que se mantiene estable la posición de la imagen en la pantalla. Los componentes
relacionados con PHI-2 son los conectados al pin 42 (PH2LF). La fase de la imagen es ajustable vía I
SHIFT en el menú de servicio).
La señal de flyback que entra por el pin 41 (FBISO) se combina con la salida de sandcastle, de modo que se
genera la señal de sandcastle, la cual tiene los siguientes niveles: 0V ! Barrido; 2V ! Borrado vertical; 3V!
Borrado horizontal; 5.3V !Burstkey.
La salida horizontal (pin 40, HOUT) es del tipo colector abierto. En condiciones normales tiene un ciclo de
trabajo de un 45% en nivel alto y un 55% en nivel bajo. En el transitorio de arranque tiene una rampa de
arranque suave que dura 100mS. En el transitorio de parada tiene una rampa de parada suave que dura 43mS.
Esto, combinado con la activación de la RGB, descarga el MAT.
El detector de coincidencia activa un bit cuando la señal de vídeo está sincronizada con el oscilador horizontal.
Dicho bit es accesible para el microprocesador vía I
El separador de sincronismos vertical separa el pulso de sincronismo vertical de la señal de vídeo de entrada.
Este pulso es utilizado posteriormente para disparar el sistema de contador para el divisor vertical.
El divisor vertical utiliza un contador que suministra la temporización para el generador de rampa en el
procesador de geometría. El reloj del contador está tomado del oscilador horizontal. Este sistema asegura un
buen entrelazado.
4.7.1.4.
Procesador de geometría
En el bloque de procesador de geometría se encuentran las siguientes secciones:
•
Generador de rampa de vertical
•
Procesador de geometría vertical
•
Procesador de geometría horizontal (E/W)
•
Compensación de geometría
El generador de rampa vertical suministra la señal de referencia para los procesadores de geometría vertical y
horizontal. Una referencia de corriente es generada internamente para cargar el condensador de rampa. R426,
que está conectada al pin 52 (IREF), es utilizada para generar la referencia de corriente. Esta resistencia es de
bajo coeficiente de temperatura y de precisión del 1% para dar estabilidad en temperatura y minimizar
dispersiones. C425 está conectado al pin 51 (VCS) y es el condensador de rampa. Es de polipropileno para dar
estabilidad en temperatura.
El procesador de geometría vertical se encarga de generar la señal que sale en forma balanceada por los pines
47 (VDRA) y 46 (VDRB). Dicha señal es posteriormente amplificada y llevada a la deflectora. Los parámetros de
ajuste son accesibles vía I2C (VERT SLOPE, VERT AMPL, S-CORREC, VERT SHIFT en el menú de servicio).
El procesador de geometría horizontal se encarga de generar la parábola que sale en forma de corriente por el
pin 45 (EWD). Dicha corriente es posteriormente amplificada y aplicada al modulador de diodos de la deflexión
horizontal. Los parámetros de ajuste son accesibles vía I2C (EW AMPLIT, PARABOLA, CORNER PAR,
TRAPEZIUM en el menú de servicio). La entrada de compensación de geometría (pin 50, EHTO) se encarga de
modular la dimensión de la señal de vertical y E/W para mantener estable el tamaño de la imagen en la pantalla.
4.7.1.5.
Filtros y conmutadores de vídeo
En el bloque de filtros y conmutadores de vídeo se encuentran las siguientes secciones:
•
Selector de señales de vídeo
•
Calibrador de filtros
•
Filtro paso-banda de croma y control automático de color
•
Trampa de croma
El selector de señales de vídeo selecciona las distintas entradas de vídeo (pin 13, CVBS_INT; pin 17,
CVBS_EXT; pin 11, CVBS/Y y pin 10, CHROMA). La selección es realizada por el microprocesador vía I2C. El
vídeo seleccionado es enviado al procesado posterior (filtros), a la vez que sale por el pin 38 (CVBSO).
El calibrador de filtros es un circuito que calibra los filtros paso banda de croma y trampa de luminancia cada
retorno de cuadro.
La señal de vídeo seleccionada es pasada hacia el filtro paso-banda de croma vía un amplificador cuya
ganancia es variable y es controlada por el control automático de color. La entrada para el control automático de
color es la señal de burst. El circuito mantiene la saturación de color a distintas amplitudes de croma. La salida
del filtro paso-banda es aplicada posteriormente al descodificador de color.
La señal de vídeo seleccionada es pasada también hacia la trampa de croma.. A la salida de la trampa de
croma se encuentra el bloque de sharpness (peaking) y filtro de ruido (coring), que son programados por el
microprocesador vía I2C. La señal de salida resultante es enviada hacia el pin 28 (LUMOUT), donde es
reenviada al pin 27 (LUMIN). Tanto la trampa de croma como el filtro paso-banda de croma son deshabilitados
Manual de Servicio CHASIS 2114(Serie EB5-C)
2
C, así como por el detector de ruido.
2
C. Este bit es utilizado en la gestión de mutes.
20/48
2
C (HOR
Publicidad
Tabla de contenido
