Reglas de las topologías admisibles
6.5 Ejemplo de topología con funciones Safety Integrated
Nota
Tenga en cuenta las condiciones siguientes para los ejemplos a continuación:
1. Los Line Modules en chasis deben estar basados en un ASIC DAC
2. Con funciones Safety Integrated
3. Ciclos estándar: Tireg/Tnreg = 125 µs, LM = 250 µs, ciclo de supervisión = 12 ms, Tdp = 1,5
ms
94
Manual de producto, 07/2023, A5E52715172E AB
PU y componentes