Tabla de contenido
Publicidad
Idiomas disponibles
Idiomas disponibles
La risposta all'interrogazione ciclica parallela proveniente dallo strumento sarà 00H se RQS è 0 e
01H se RQS è 1.
Durante la risposta di interrogazione ciclica parallela, le linee dell'interfaccia DIO hanno una
terminazione resistiva (terminazione passiva), che consente a più dispositivi di condividere la stessa
posizione dei bit sia in configurazione AND che OR. Per ulteriori ragguagli, vedi
IEEE 488.1.
Rapporti di stato
Per ogni interfaccia viene creato un modello di errore e di stato separato; ogni interfaccia viene
considerata una possibile connessione. USB, RS232 e GPIB sono, di per se stesse, connessioni
singole e, pertanto, ognuna rappresenta un'interfaccia separata. LAN, da parte sua, consente più
connessioni simultanee e, pertanto, potrà rappresentare più interfacce. Due interfacce vengono
assegnate alle due interfacce socket TCP mentre una terza viene assegnata all'interfaccia della
pagina Web. L'assegnazione di un modello separato per ogni interfaccia assicura che i dati non
vengano persi anche quando vengono avviati alcuni comandi, per es. "*ESR?", che svuotano il
contenuto della lettura.
Lo stato di errore viene conservato adottando una serie di registri, descritti nei paragrafi successivi
e disponibili nello Modello di stato riportato alla fine di questa sezione.
Standard Event Status Register e Standard Event Status Enable Register (registro stati
eventi ordinari e registro abilitazione stati eventi ordinari)
Questi due registri vengono utilizzati in conformità allo Standard 488.2 IEEE. I bit impostati nello
Standard Event Status Register che corrispondono ai bit impostati nello Standard Event Enable
Register comportano l'invio del bit ESB nello Status Byte Register.
Lo Standard Event Status Register viene letto e svuotato dal comando *ESR?. Il registro Standard
Event Status Enable si imposta con il comando *ESE <nrf> e si legge con il comando *ESE?
Si tratta di un campo di bit nel quale ogni bit assume il significato seguente.
Bit 7:
Acceso. Impostato quando si accende lo strumento.
Bit 6:
Richiesta utente (Non utilizzato).
Bit 5:
Errore di comando. Impostato quando il Bus rileva un errore di sintassi in un comando.
L'analizzatore sintattico (Parser) viene reimpostato e l'analisi passa al byte successivo del
flusso di input.
Bit 4:
Errore di esecuzione. Impostato quando viene rilevato un errore mentre si sta tentando di
eseguire un comando già completamente analizzato. Nel registro degli errori di
esecuzione viene indicato il numero di errore corrispondente, vedere la sezione "Messaggi
di errore".
Bit 3:
Errore di time-out della verifica. Impostato quando un parametro viene associato alla
specifica "verify" (verifica) e il valore richiesto non viene raggiunto entro 5 secondi (per es.
tensione di uscita rallentata da un condensatore all'uscita di grandi dimensioni).
Bit 2:
Errore query. Visualizzato quando si verifica una query. Il corretto numero dell'errore viene
riportato nel registro Errori query, vedere la sezione Registro Errori query.
Bit 1:
Non utilizzato.
Bit 0:
Operazione completata: Impostato come risposta al comando "*OPC".
129
Publicidad
Tabla de contenido
