1. Cuadro general del sistema CPX-FVDA-P2
1.2.3 Patrón de bits de los datos de salida y entrada (datos útiles F)
Patrón de bits de los datos de salida: byte 0 y byte 1
Byte
Bit 7
Byte 0
Reser-
vado
0
Byte 1
Pasivaci
ón por
canales
0 = off
1 = on
Tab. 1/7: Patrón de bits de los datos de salida: (datos útiles F, byte 0 y byte 1)
Supervisión de circuito
cruzado
Festo P.BE-CPX-FVDA-P2-ES es 1209NH Español
Bit 6
Bit 5
Bit 4
Pulsos de prueba
Reservado
activados
CH2
CH1
0 = activar
0
1 = desactivar
Reservado
Sentido de
datos
0
0 = Device
to Host
(valor fijo)
Asegúrese de que todos los bits de los datos de salida se
•
activan conforme a su definición.
Los bits 0 .. 2 controlan los interruptores de los canales de
salida 0 .. 2.
Asegúrese de que no se excede la frecuencia de
•
conmutación controlada.
Las señales de conmutación solo son ejecutadas por un
módulo integrado (despasivizado). Si el módulo o el canal
están pasivizados se emitirán valores de Failsafe.
A través de los bits 5 y 6 del byte 0 se pueden desactivar
selectivamente los pulsos de prueba del canal de salida
respectivo. De este modo se reduce el potencial de fallos
para la carga conectada. Las demás medidas de diagnóstico
permanecen activas.
Bit 3
Bit 2
Bit 1
Estado nominal
CH2
CH1
0 = off
1 = on
Reser-
Confirmación
vado
CH2
CH1
– Cambio Low } High =
0
confirmación de usuario o
– 1 permanente = confir-
mación automática
Bit 0
CH0
CH0
1-17