Festo CPX-FVDA-P2 Manual De Instrucciones página 49

1. Cuadro general del sistema CPX-FVDA-P2
Datos de entrada
Patrón de bits de los datos de entrada: byte 0 y byte 1
Bit 7
Byte
Byte 0 Reser-
vado
0
Byte 1
Pasivaci
ón por
canales
0 = off
1 = on
1) Estos bits reflejan los estados reales lógicos. Los estados no se determinan con mediciones. No se
detectan tensiones externas en las salidas pasivizadas o desconectadas. Si la pasivación afecta al
módulo completo, estos bits devuelven la señal 0. Si se pasiviza un canal de salida, el bit
correspondiente devuelve una señal 0.
Tab. 1/8: Patrón de bits de los datos de entrada (datos útiles, byte 0 y byte 1)
Festo P.BE-CPX-FVDA-P2-ES es 1209NH Español
Además del estado actual, el módulo también indica al
sistema de mando el estado del error del canal mediante la
imagen de las entradas (
canal).
El módulo refleja en el host F en el byte 0 los estados reales
lógicos y los flags de supervisión (
conseguir una mayor seguridad en relación con el estado de
los flags de supervisión.
En el byte 1 se refleja el ajuste del parámetro "Pasivación por
canales". Si la pasivación por canales está conectada, a
través de los bits "Estado del error del canal ... " se señalizan
los errores de canal detectados por el módulo. Estos pueden
ser evaluados por el host F.
Bit 6 Bit 5
Pulsos de prueba
activados
CH2 CH1
0 = activado
1 = desactivado
Reservado
0
Tab. 1/8, estado del error del
Bit 4 Bit 3
Reservado
0
Sentido de Reser-
datos vado
1 = Host to 0
Device
(valor fijo)
Tab. 1/8). Esto permite
Bit 2 Bit 1
1)
Estado real lógico
CH2 CH1
0 = off
1 = on
Estado del error del canal
CH2 CH1
0 = no hay error
1 = error
Bit 0
CH0
CH0
1-19