Tabla de contenido
Publicidad
circuito
captador
de picos en el que se usa la detección
duplicadora
de
tensión.
EL PA final híbrido va protegido de dos formas.
El VSWR
de
la
potencia
reflejada es detectado por el circuito de la antena
y
reduce
la
tensión
excitadora mediante el control de la tensión de referencia de
ALe
para
impedir que se dañe el PA final híbrido.
Para el segundo circuito de
protección,
el termistor TR1 detecta la temperatura final
para
controlar
el ventilador
y
evitar el sobrecalentamiento del PA de la unidad final.
UNIDAD DE AVR (X43-1490-11)
La unidad
AVR (regulador automático de tensión) consta de la
sección
del
rectificador
y
el filtro
y
la sección del circuito de AVR.
La
sección del circuito de AVR tiene circuitos de AVR de 13.8 V
Y
de 9
V,
un
circuito
de protección de temperatura
y
un circuito de excitación
del
ventilador.
El
circuito de 13.8 Vesta formado por Q1 - Q4
Y
el transistor" de paso Q5.
El transistor Q1,
que controla el emisor Q5,
suministra la tensión
(pata
BB)
que es rectificada
y
filtrada separadamente.
El
comparador
Q10
(1/2)
Y
Q11 conecta el ventilador después
de
que
el
termistor TH1 de la unidad final detecta el calor.
El circuito de protección de temp
eratura
se activa para detener la transmi-
sión si el transformador se calienta demasiado debido a que se ha efectuado
una transmisión demasiado larga, etc., durante la operación con CA.
El circuito de detección,
al igual que el ventilador, desconecta la salida
de AVR 9T (9 V, transmisión).
UNIDAD DE PLL (X5D-199D-00-ll)
La
unidad
del PLL tiene una configuración de doble bucle,
una salida
en
saltos de la Hz
y
usa un TeXO (oscilador de cristal compensdado por
tempe-
ratura)
de 10.24 MHz
(+/-
3 ppm) como ose de referencia.
La operación
de
salto
de la
Hz
se obtiene dividiendo la s
alida
del PLL de comparación de 2
kHz
(bucle
B)
por el divisor 1/200.
La sintonización digital en saltos de 10 Hz
s
e obtiene mezclando esa
señal
de división con la salida del PLL de
comparación
de 20 kHz (bucle
A).
Además el oscilador de portadora situado de la unidad del PLL es configura-
do a la forma
y
desplazamiento de
IF.
El bucle
B
es un PLL de tipo mezclador. La salida del veo opera en el bucle
B
de 64 - 68 MHz (Q28:
2SK192A)
y
es mezclada en Q31 (SN 16931P) con
una
señal de 51.2 MHz. Esta señal de inflexión se forma multiplicando 10.24 MHz
por 5 en Q32 (2Se2668) a través del amplifi
cador
del buffer Q29 (2Se2668)
y
convirtiéndola a 12.8 - 16.8 MHz
.
La señal resultante es luego amplificada
en
Q30 (TA73ü2)
y
dividida en un coefi
ciente
de división de frecuencia
de
6400
- 8400 para obt
ener
una salida de 2 kHz.
Luego 10.24 MHz es
también
51
Publicidad
Tabla de contenido
