Tabla de contenido
Publicidad
Ejemplo.
Para devolver el bit RQS (bit 6 del Status Byte Register) como 1 cuando es verdadero y 0
cuando es falso en la posición bit 1 en respuesta a una operación de sondeo en paralelo,
mande los siguientes comandos
La respuesta del sondeo en paralelo desde el instrumento será entonces 00H si RQS es 0 y 01H
si RQS es 1.
Durante la respuesta del sondeo en paralelo las líneas de la interfaz DIO terminarán
respectivamente (terminación pasiva). Esto permite que varios dispositivos compartan la misma
posición de bit de respuesta tanto en la configuración wired-AND o wired-OR, ver la norma IEEE
488.1 para más información.
Información de estado
Se mantiene un modelo de error y estado separado para cada interfaz ejemplo; una interfaz
ejemplo se define como una conexión potencial. USB, GPIB y RS232 son conexiones
inherentemente únicas de modo que representan una interfaz ejemplo cada una. LAN, no
obstante, permite multiples conexiones simultáneas y por consiguiente representa multiples
ejemplos de interfaz. Dos ejemplos de interfaz son asignados a las interfaces de socket TCP y
una más es asignada a la interfaz de página Web. El tener un modelo separado para cada
interfaz ejemplo asegura que los datos no se pierdan como muchos comandos, e.g. "*ESR?"
borra el contenido en lectura.
El estado de error se mantiene usando un conjuto de registros, los cuales se describen en los
párrafos siguientes y se muestran en modelo de estado al final de esta sección.
Standard Event Status Register (Registro de estado de eventos estándar) y Standard Event
Status Enable Register (registro de activación de estado de eventos estándar)
Estos dos registros están implementados tal y como requiere la norma IEEE Std. 488.2.
Todos los bits configurados en el Standard Event Status Register que correspondan a bits
configurados en el Standard Event Status Enable Register harán que el bit ESB se configure en
el Status Byte Register.
El Standard Event Status Register es leído y borrado por el comando *ESR?. El Standard Event
Status Enable Register es configurado por el comando *ESE <nrf> y leído por el comando
*ESE?.
Se trata de un campo de bits donde cada bit tiene el significado siguiente.
Bit 7 -
Power On (encendido). Se configura cuando se enciende por primera vez el instrumento.
Bit 6 -
No se usa.
Bit 5 -
Command Error (error de comando). Se configura cuando se detecta un error de tipo
sintáctico en un comando proveniente del bus. El analizador sintáctico se reconfigura y
sigue analizando el byte siguiente de la cadena de entrada.
Bit 4 -
Execution Error (error de ejecución). Se configura cuando se descubre un error mientras se
intenta ejecutar un comando completamente analizado sintácticamente. En el Execution
Error Register aparecerá el número de error correspondiente. Véase la sección "Mensajes
de error".
Bit 3 -
Verify Timeout Error (error de verificar tiempo de espera). Se configura cuando un
parámetro se ajusta en "verificado" y no se alcanza el valor en 5 segundos, por ejemplo, el
voltaje de salida se ralentiza por un condensador grande en la salida.
Bit 2 -
Query Error. Se configura cuando ocurre un error de consulta. En el Query Error Register
aparecerá el número de error correspondiente, tal y como se relaciona abajo.
Bit 1 -
No se usa.
Bit 0 -
Operation Complete (operación completa): Se configura en respuesta al comando "*OPC".
26
*PRE 64
y a continuación PPC seguido de 69H (PPE)
<pmt>,
Publicidad
Tabla de contenido
