Registro De Estado De Eventos Estándar (Standard Event Status Register) Y Registro De Activación De Estado De Eventos Estándar (Standard Event Status Enable Register) - TTI QL Serie Manual De Instrucciones

mandando un comando Parallel Poll Configure (PPC) seguido de un comando Parallel Poll Enable
(PPE). Los bits en el comando PPE se muestran a continuación:
bit 7 =
bit 6 =
bit 5 =
bit 4 =
bit 3 = Sentido
bit 2 =
bit 1 =
bit 0 =
Ejemplo. Para devolver el bit RQS (bit 6 del Status Byte Register) como 1 cuando es verdadero y 0
cuando es falso en la posición bit 1 en respuesta a una operación de sondeo en paralelo,
mande los siguientes comandos
La respuesta del sondeo en paralelo desde el instrumento será entonces 00H si RQS es 0 y 01H si
RQS es 1.
Durante la respuesta del sondeo en paralelo las líneas de la interfaz DIO terminarán
respectivamente (terminación pasiva). Esto permite que varios dispositivos compartan la misma
posición de bit de respuesta tanto en la configuración wired-AND o wired-OR, ver la norma IEEE
488.1 para más información.
Información de estado
Este apartado describe el modelo de estado completo del instrumento. Fíjese que algunos registros
son específicos para la función GPIB del instrumento y tienen un uso limitado en un entorno RS232.
Registro de estado de eventos estándar (Standard Event Status Register) y registro de
activación de estado de eventos estándar (Standard Event Status Enable Register)
Estos dos registros están implementados tal y como requiere la norma IEEE Std. 488.2.
Todos los bits configurados en el Standard Event Status Register que correspondan a bits
configurados en el Standard Event Status Enable Register harán que el bit ESB se configure en el
Status Byte Register.
El Standard Event Status Register es leído y borrado por el comando *ESR?. El Standard Event
Status Enable Register es configurado por el comando *ESE <nrf> y leído por el comando *ESE?.
Bit 7 - Power On. Se configura cuando se enciende por primera vez el instrumento.
Bit 6 - No se usa.
Bit 5 - Command Error. Se configura cuando se detecta un error de tipo sintáctico en un
comando proveniente del bus. El analizador sintáctico se reconfigura y sigue analizando
el byte siguiente de la cadena de entrada.
Bit 4 - Execution Error. Se configura cuando se descubre un error mientras se intenta ejecutar
un comando completamente analizado sintácticamente. En el Execution Error Register
aparecerá el número de error correspondiente.
1- 99 Indica que se ha encontrado un error de hardware.
116
117
160
X Da igual
1
1 Sondeo en paralelo activado
0
Sentido del bit de respuesta; 0 = bajo 1 = alto
?
? Posición del bit de respuesta
?
*PRE 64 y a continuación PPC seguido de 69H (PPE)
<pmt>,
Se ha solicitado una recuperación de los datos de configuración, pero la memoria
especificada no contiene ningún dato.
Se ha solicitado una recuperación de los datos de configuración, pero la memoria
especificada contiene datos dañados. Indica un fallo de hardware o daños
provisionales en los datos, que se pueden corregir escribiendo de nuevo los datos
en la memoria.