Festo CPX-FVDA-P Traducción Del Manual Original página 44

1. Cuadro general del sistema CPX-FVDA-P
Datos de entrada
Patrón de bits de los datos de entrada: byte 0 y byte 1
BYTE Bit 7
Byte 0 reservado
0
Byte 1 Pasivación
por
canales
0 = off
1 = on
1) Estos bits reflejan los estados reales lógicos. Los estados no se determinan con mediciones. No se
detectan tensiones externas en las salidas pasivizadas o desconectadas. Si la pasivación afecta al
módulo completo, estos bits devuelven la señal 0. Si se pasiviza un canal, el bit correspondiente
devuelve una señal 0.
Tab. 1/6: Patrón de bits de los datos de entrada (datos útiles, byte 0 y byte 1)
1-16
El módulo refleja en el host F en el byte 0 los estados reales
lógicos y los flags de supervisión (
conseguir una seguridad adicional en relación con el estado
de los flags de supervisión.
En el byte 1 se refleja el ajuste del parámetro "Pasivación
por canales". Si la pasivación por canales está conectada, a
través de los bits "Estado del error del canal ... " se
señalizan los errores de canal detectados por el módulo.
Estos pueden ser evaluados por el host F.
Bit 6 Bit 5
Supervisión de
circuito cruzado
Canal 2 Canal 1
(CH2) (CH1)
0 = activo
1 = off
Reserved
0
Bit 4 Bit 3
reservado
0
Festo P.BE-CPX-FVDA-P-ES es 1303a Español
Tab. 1/6). Esto permite
Bit 2 Bit 1
1)
Estado real lógico
Canal 2 Canal 1
(CH2) (CH1)
0 = off
1 = on
Estado del error del canal
Canal 2 Canal 1
(CH2) (CH1)
0 = no hay error
1 = error
Bit 0
Canal 0
(CH0)
Canal 0
(CH0)