Tabla de contenido
Publicidad
Capítulo 3: 4 entradas analógicas de 4-20 mA F0-04AD-1
Operación del módulo
1
Secuencia de barrido de los canales
2
El DL05 y el DL06 leerán los cuatro canales de los datos de entrada durante cada barrido. Cada
PLC tiene direcciones especiales de memoria V que se utilizan para manejar la transferencia de
datos. Ésto es discutido más en la sección "direcciones dedicadas en la memoria V".
3
4
5
6
7
8
9
10
11
12
13
Actualización de la señal en el módulo de señales analógicas
Aunque las actualizaciones del canal a la CPU son síncronas con el barrido de la CPU, el
módulo supervisa las señales analógicas del transductor fuera de sincronismo y convierte cada
14
señal en una representación binaria 12 bits. Esto le permite al módulo entregar continuamente
medidas exactas sin el retraso de la lógica de control discreta en el programa ladder.
A
El módulo lleva aproximadamente 10 milisegundos para responder al 95% del cambio en la
señal analógica. Para la mayoría de las utilizaciones, los cambios de proceso son mucho más
B
lentos que estas actualizaciones.
NOTA: Si usted está comparando los tiempos de actualización de otros fabricantes (respuestas a escalón)
C
D
3–6
Manual de módulos opcionales para DL05/DL06, 2a Ed., 8/07
Barrido de la CPU
Lee entradas
Ejecute programa en uso
Lee los datos
Almacena datos
Escribe a las salidas
con los nuestros, tome en cuenta que algunos fabricantes se refieren al tiempo que toma para
convertir la señal analógica a un valor digital. Nuestra conversión digital a analógica toma solamente
algunos microsegundos. Es el filtrado que es crítico en la determinación del tiempo completo de
actualización. Nuestra especificación del tiempo de actualización incluye el tiempo agregado por el
filtro.
PLC DL05/DL06
Barrido N
Canal 1, 2, 3, 4
Barrido N+1
Canal 1, 2, 3, 4
Barrido N+2
Canal 1, 2, 3, 4
Barrido N+3
Canal 1, 2, 3, 4
Barrido N+4
Canal 1, 2, 3, 4
Publicidad
Capítulos
Tabla de contenido
