Tabla de contenido
Publicidad
Trainer Plus
TEMA 4: El PCF 8583 Reloj/Calendario + SRAM
4.1 DESCRIPCIÓN GENERAL
Se trata de un circuito CMOS de bajo consumo que contiene 2048 bits de SRAM organizados
en 256 x 8 bytes. Las direcciones y datos se transfieren en serie según el bus I
de direcciones se incrementa automáticamente al leer o escribir un byte. Dispone de una línea
externa de direccionamiento por hardware (A0) que permite la conexión de dos circuitos idénticos al
mismo bus. Incluye un oscilador interno de 32.768 Hz que es empleado por un reloj/calendario en
tiempo real. Los 8 primeros bytes de la RAM se emplean para controlar las distintas funciones de
dicho reloj/calendario y las 8 siguientes se pueden usar para funciones de alarma.
4.2 CARACTERÍSTICAS
•
Interface I2C, alimentación única de 2.5 a 6V
•
Tensión para la retención de datos de 1V hasta 6V
•
Reloj/calendario con formato de 12 o 24 h.
•
Base de tiempos de 50Hz o 32.768Hz.
•
Direccionamiento interno de la SRAM con autoincremento.
•
Funciones de alarma, temporización, contador de eventos e interrupción.
En la figura 4-1 se muestra el esquema por bloques del dispositivo.
4.3 DIAGRAMA DE PINES
Es el mostrado en la figura 4-2.
EL PCF 8583
Figura 4-1. Diagrama por bloques del PCF8583
4 - 1
2
C. El registro interno
Publicidad
Tabla de contenido
