Tabla de contenido
Publicidad
Trainer Plus
En caso de emplear entradas diferenciales el resultado se presenta en complemento a 2 y se
transmite. Si esta activado el bit 2 del registro de control (autoincremento) se selecciona el siguiente
canal automáticamente. El primer byte que transmite el dispositivo durante un ciclo de lectura
contiene el resultado de la conversión previa. Tras la condición POR el primer byte leído corresponde
al valor 80h.
En la figura 6-9 se muestra las gráficas correspondientes a la conversión A/D de entradas
independientes así como de entradas diferenciales.
6.4.5 Oscilador
El oscilador integrado sobre el propio chip genera la señal de reloj necesaria para la
conversión A/D. Cuando se emplea este oscilador la patilla EXT debe conectarse a Vss. La frecuencia
interna está disponible en el exterior a través del pin OSC.
Si la patilla EXT se conecta a Vdd, la salida OSC del oscilador queda en alta impedancia,
permitiendo al usuario emplear un reloj externo que se aplica por la patilla OSC que actuará como
entrada.
EL PCF 8591
Figura 6-8. Secuencia de conversión A/D
6 - 6
Publicidad
Tabla de contenido
