Layer 2
Gate 4
Layer 1
Gate 06
Relay Output #4
Loss of Sensing
(Output Buffer)
Layer 3
Gate 01
Layer 4
Gate 01
Build Up Active
(Input Buffer)
Output Relay #5
(Output Buffer)
Output Relay #6
(Output Buffer)
Abrir esquema de lógica "DECS-400 simple sin PSS" para edición
1. Haga clic en File (Archivo), Open Default
Scheme... (Abrir esquema predeterminado) para
abrir el esquema de lógica "Single DECS-400
Without PSS" (DECS-400 simple sin PSS).
Cuando se abre la ventana Open Default Logic
Scheme
(Abrir
predeterminado), haga clic en el botón "Single
DECS-400 Without PSS" (DECS-400 simple sin
PSS) (vea la Figura A-15). Haga clic en el botón
Yes (Sí) en el cuadro de diálogo de advertencia
para continuar abriendo el esquema de lógica.
Una vez que el esquema de lógica está abierto,
aparecerá un segundo cuadro de diálogo. Haga
clic en el botón OK (Aceptar).
2. Ingrese a la ventana DECS Logic (Lógica de
DECS) haciendo clic en el botón Logic (Lógica)
en la barra de herramientas BESTCOMS.
3. Para ver el esquema lógico activo con DECS
Logic Viewer (Visor de lógica de DECS), haga clic
La Tabla A-2 enumera las asociaciones lógicas del esquema "DECS-400 simple sin PSS" modificado. Las
entradas tachadas en la lista indican asociaciones lógicas que se eliminarán. Las entradas en letra negrita
de la lista indican asociaciones lógicas que se agregarán más adelante en este ejemplo.
Tabla A-2. Esquema de lógica "DECS-400 simple sin PSS" modificado
{ SOURCE (ORIGEN) ---> DESTINATION (DESTINO)}
=====> DESTINATION (DESTINO): Layer1
InputBuffer.Load Comp ---> Mux1.Input
InputBuffer.Contact Switch 5 ---> Mux2.Input
InputBuffer.Loss of Field Isolation Transducer ---> Mux3.Input
InputBuffer.Loss of Sensing ---> Mux4.Input
InputBuffer.Over Excitation Limit ---> Or1.Input1
InputBuffer.Under Excitation Limit ---> Or1.Input2
InputBuffer.Stator Current Limit ---> Or1.Input3
InputBuffer.Volts per Hz Limit ---> Or1.Input4
InputBuffer.Setpoint High Limit ---> Or2.Input1
InputBuffer.Setpoint Low Limit ---> Or2.Input2
Layer1.Or1.Output ---> Or3.Input2
Layer1.Or2.Output ---> Or3.Input3
InputBuffer.Under Freq Limit ---> Or3.Input4
9369772990 Rev V
esquema
de
lógica
Lógica programable del DECS-400
Capa 2
Compuerta 4
Capa 1
Compuerta 06
Salida de relé n.º 4
Pérdida de detección
(Búfer de salida)
Capa 3
Compuerta 01
Capa 4
Compuerta 01
Aceleración activa
(Búfer de entrada)
Relé de salida n.º 5
(Búfer de salida)
Relé de salida n.º 6
(Búfer de salida)
en el botón View Logic (Ver lógica) en la
ventana DECS Logic (Lógica de DECS).
Figura A-16. Ventana Open Default Logic
Scheme (Abrir esquema de lógica
predeterminado)
A-33