Gpib Parallelabfrage (Parallel Poll); Standard Event Status Und Standard Event Status Enable Register - TTI QL Serie Manual De Instrucciones

GPIB Parallelabfrage (Parallel Poll)

Das Gerät besitzt eine vollständige Parallelabfrage. Das Parallel Poll Enable Register wird gesetzt
und dabei mit Informationen versehen, die angeben, welche Bits im Status Byte Register zur Bildung
der lokalen Meldung „
Aktivierungsregister) wird mit dem Befehl *PRE <nrf> gesetzt und mit dem Befehl *PRE? gelesen.
Das logische AND des Wertes im Parallel Poll Enable Register und des Status Byte Registers wird
ermittelt; lautet das Ergebnis Null, so beträgt der Wert von „
Das Gerät muss außerdem so konfiguriert sein, dass der Wert von „
Parallelabfrage an das Steuergerät zurückgeschickt werden kann. Die Konfigurierung des Gerätes
erfolgt vom Steuergerät, indem letzteres einen Parallel Poll Configure-Befehl (PPC) mit
anschließendem Parallel Poll Enable-Befehl (PPE) sendet. Die im PPE-Befehl enthaltenen Bits:
bit 7 =
bit 6 =
bit 5 =
bit 4 =
bit 3 =
bit 2 =
bit 1 =
bit 0 =
Beispiel: Um das RQS-Bit (Bit 6 des Status Byte Registers) im Falle von „wahr" als eine 1 und im
Falle von „nicht wahr" als eine 0 als Antwort auf eine Parallelabfrage in Bitposition 1 zurück
zu senden, sind folgende Befehle zu erteilen
Die Antwort auf die Parallelabfrage vom Gerät lautet dann 00H wenn RQS gleich 0 ist, und 01H
wenn RQS gleich 1 ist.
Während der Parallelabfrageantwort sind die DIO-Schnittstellenleitungen mit einem ohmschen
Abschlusswiderstand versehen (passiver Abschluss). Dadurch wird möglich, dass Mehrfachgeräte
bei AND-verdrahteter oder OR-verdrahteter Konfiguration dieselbe Antwortbitposition teilen können.
Weitere weiteren Informationen hierzu, siehe IEEE 488.1.
Status-Berichterstattung
Dieser Abschnitt beschreibt das gesamte Statusmodell des Gerätes. Zu beachten ist, dass sich
einige Register spezifisch auf den GPIB-Teil des Gerätes beziehen und in einer RS232-Umgebung
nur begrenzt brauchbar sind.

Standard Event Status und Standard Event Status Enable Register

Diese beiden Register sind gemäß der Norm IEEE 488.2 ausgeführt.
Bits, die im Standard Event Status Register gesetzt werden und Bits entsprechen, die im Standard
Event Status Enable Register gesetzt wurden, bewirken, dass das ESB-Bit im Status Byte Register
gesetzt wird.
Das Standard Event Status Register wird mit dem Befehl *ESR? gelesen und gelöscht. Das Standard
Event Status Enable Register wird mit dem Befehl *ESE <nrf> gesetzt und mit dem Befehl *ESE?
gelesen.
Bit 7 -
Power On (Einschalten). Wird gesetzt, wenn das Gerät zum ersten Mal eingeschaltet wird.
Bit 6 -
Nicht belegt.
Bit 5 -
Command Error (Befehlsfehler). Wird gesetzt, wenn ein Syntaxfehler in einem Befehl vom
Bus festgestellt wird. Der Parser wird rückgestellt und die Verarbeitung beginnt mit dem
nächsten Byte des Eingabedatenstroms.
dienen. Das Parallel Poll Enable Register (Parallelabfrage-
ist"
X Unbeachtet lassen
1
1 Aktivierung der Parallelabfrage
0
Sense Wert des Antwortbits; 0 = low, 1 = high
?
? Bitposition der Antwort
?
*PRE 64 dann PPC mit anschließendem 69H (PPE)
<pmt>,
0, ansonsten ist der Wert von „ist" 1.
ist"
" während einer
ist
99