23.3.5 DESCRIPCIÓN DEL ACTEL
El Chip Actel desempeña todo el procesamiento digital requerido en el interfaz. Los recepción de pulsos desde U2
que son pulsos sin retorno a cero. El reloj RX de 64kHz recuperado desde el circuito de sincronización de fase se
recupera de la combinación del flujo de datos sin retorno a cero. El reloj de 64 kHz puede ser invertido en el divisor.
De ser necesario, el detector de sincronización en el Actel invierte el reloj. Si J5 es pone a "LOOP", el reloj del
receptor de 128kHz recuperado se usa para generar las señales TX. Si J5 es pone a "NORMAL", La fuente de TX
viene desde un módulo TX PLL dentro del Actel. El módulo TX PLL siempre saca un reloj de 128kHz. El reloj puede
estar sincronizado a la fase a la línea de entrada de referencia de TX o correr libremente. El módulo TX PLL busca
transiciones sobre la entrada de referencia de TX y si están ausentes, el módulo saca una señal centrada a
128kHz. El reloj TX se usa entonces para leer los datos TX desde la tarjeta de comunicaciones. El módulo TX
LOGIC en el Actel entonces genera dos salidas para el transmisor AMI G.703, Las señales de pulso TX positivas y
negativas. Además, también crea el reloj TX local.
El módulo TX PLL correrá libremente sobre su reloj de cristal de 3.584mHz para crear el reloj TX de 64kHz. Si el
reloj de referencia está presente, el TX PLL agregará o restará un intervalo de pulso de reloj de 3.584mHz a la
salida de 64kHz en flanco ascendente de cada 32nd pulso de reloj de referencia. Esto resulta en una muy limitada
gama de tirón con muy poco promedio de jitter. Esto significa que a lo más, una de corrección de 279 ns se
agregará o restará una vez cada 500,000 ns, o uno parte en 1,792.
RFL 9300
RFL Electronics Inc.
7 de febrero de 2000
23-5
(973) 334-3100
B e c a u s e R F L ™ a n d H u b b e l l ® h a v e a p o l i c y o f c o n t i n u o u s p r o d u c t i mp r o v e me n t , we r e s e r v e t h e r i g h t t o c h a n g e d e s i g n s a n d s p e c i fi c a t i o n s wi t h o u t n o t i c e .