Publicidad
J3
J3 establece la polaridad de la señal de temporización RECEIVE. La posición A selecciona
la polaridad inversa y la posición B la polaridad normal. La posición de J2 dependerá del
DCE conectado al RFL 9300. Trate de usar el RFL 9300 con J3 en la posición B; si la
temporización RECEIVE no funciona bien, mueva J3 a la posición A.
16.3 TEORÍA DE FUNCIONAMIENTO
El funcionamiento de RFL 93 DD I/O está regulado por dos líneas de control: STANDBY (en el terminal P1-A18 del
conector de placa) y TX CONTR (terminal P1-C18). Cuando ambas líneas de control están bajas, los trayectos del
enlace serie van directamente del módulo RFL 93 CC, a través de la placa madre, al conector J1 del panel posterior.
Por ejemplo, la temporización SEND entra en J1-5 y J1-23; si U4-1 está baja, los impulsos de temporización pasan a
U4-7. Las señales de temporización SEND pueden invertirse colocando el puente J2 en la posición A; la posición B
selecciona la polaridad normal. A continuación, U4-7 introduce un nivel lógico en la patilla 15 del traductor RS-422
U1. Las señales están otra vez en niveles RS-422.
Cuando la línea STANDBY está alta, la temporización SEND entra en el RFL 93 DD I/O como un nivel lógico en el
terminal P1-C15 del conector de placa. El multiplexor U4 proporciona un camino entre U4-6 y U4-7. La fuente de la
señal de temporización de nivel lógico sería el módulo RFL 93 DD I/O enchufado en la ranura 2 del panel posterior.
Cuando el módulo RFL 93 CC decide cambiar al canal 2 en modo de espera activa, eleva el nivel de la línea
STANDBY.
El trayecto TX DATA posee una línea de control distinta en el terminal P1-C18 del conector de placa. Ello se debe a
que en sistemas con espera activa se transmiten los mismos datos por ambos canales en todo momento.
Para funcionamiento normal, los puentes J2 y J3 se colocan en la posición B. El módulo RFL 93 CC espera que los
datos recibidos sean estables cuando los impulsos de la temporización RECEIVE van de abajo a arriba (flanco
positivo del reloj). Si los flancos de la señal no son correctos y los datos cambian cuando se recibe el flanco positivo
del reloj, J3 debe cambiarse a la posición A. El módulo RFL 93 CC producirá TX DATA estable durante el flanco
positivo de la señal de temporización SEND; para evitar confusiones, J2 debe estar en la posición B.
J1-33 es la entrada /ALARM externa. Si no está conectada, el resistor de actuación RZ1 coloca por defecto /ALARM
en la condición ALARM OFF. La alarma se activa conectando J1-33 a J1-19 o J1-25 (tierra de señal).
RFL 9300
1 de mayo de 1998
B e c a u s e R F L ™ a n d H u b b e l l ® h a v e a p o l i c y o f c o n t i n u o u s p r o d u c t i mp r o v e me n t , we r e s e r v e t h e r i g h t t o c h a n g e d e s i g n s a n d s p e c i fi c a t i o n s wi t h o u t n o t i c e .
16-3
RFL Electronics Inc.
(973) 334-3100
Publicidad
