Tabla de contenido
Publicidad
reface
Manual de referencia del juego de instrucciones
Diagrama de temporización para una instrucción exitosa
del SLC 5/03 ó SLC 5/04
La sección siguiente describe el diagrama de temporización para una instrucción
MSG del SLC 5/03 ó SLC 5/04.
1.
8–26
El renglón se
El nodo receptor
hace verdadero
recibe el paquete
1
EN
0
1
EW
0
1
ST
0
1
DN
0
1
ER
0
1
NR
0
1
TO
0
1
WQ
0
Cuando el renglón MSG se hace verdadero y el MSG es escaneado, si hay
espacio en cualquiera de los cuatro búferes MSG activos, los bits EN y EW es
establecen. Si esta fuera una instrucción de escritura MSG, los datos de fuente
sería transferidos al búfer MSG en este momento. Si no hay espacio en los
cuatro búferes MSG, pero hay disponible una posición en la cola MSG de 10
posiciones, sólo el bit EN se establece. La cola MSG de 10 posiciones trata los
datos primeros en llegar y así permite al procesador SLC 5/03 ó SLC 5/04
recordar el orden en que las instrucciones MSG se habilitaron. Anote que el
programa no tiene acceso a la cola MSG de SLC 5/03 ó SLC 5/04.
Si no hay espacio en ninguno de los cuatro búferes MSG ni en la cola MSG de
10 posiciones, sólo el bit WQ se establece. Observe que cuando el bit WQ se
establece, la instrucción MSG se debe volver a escanear más adelante cuando
haya espacio en los cuatro búferes MSG o la cola MSG de 10 posiciones.
El nodo receptor procesador
el paquete exitosamente y
retorna los datos (lectura) o
escribe los datos (éxito)
Publicidad
Tabla de contenido
