Preface
Manual de referencia del juego de instrucciones
Dirección
Clasificación
S:32
Estado
S:33/0
Estado
S:33/1
Estado
B–58
Descripción
Ejecución de interrupción de E/S
Esta palabra indica el número de ranura del
módulo de E/S especial que generó la
ejecución actual de ISR. Este valor se borra
cuando la entrada en el modo ISR, marcha
REM se finaliza o al momento de encendido.
Usted puede interrogar esta palabra dentro de
la subrutina STRI o rutina de fallo si desea
saber si estas interrupciones de prioridad
mayor han interrumpido la ejecución de una
ISR. También puede usar este valor para
diferenciar la identidad de la ranura de
interrupción al multiplexar dos o más
interrupciones de módulo de E/S especial a la
misma ISR.
Las interrupciones de E/S se tratan en el
capítulo 11 de este manual.
Usted puede interrogar esta palabra dentro de
la subrutina DII si desea saber si estas
interrupciones de prioridad mayor han
interrumpido la ejecución de ISR. También
puede usar este valor para diferenciar la
identidad de la ranura de interrupción al
multiplexar dos o más interrupciones de
módulo de E/S especial es a la misma ISR.
Comando de entrada pendiente (canal 0)
Este bit se establece cuando el procesador
determina que otro nodo en la red de canal 0
ha solicitado información o ha proporcionado
un comando a dicho bit. Este bit puede ser
establecido en todo momento. Este bit se
pone a cero cuando el procesador da servicio
a la petición (o comando).
Use este bit como condición de una
instrucción SVC para mejorar la capacidad de
comunicación del procesador.
Respuesta de mensaje pendiente (canal 0)
Este bit se establece cuando otro nodo en la
red de canal 0 ha proporcionado la
información que usted ha solicitado en la
instrucción MSG del procesador. Este bit se
pone a cero cuando el procesador almacena
la información y actualiza la instrucción MSG.
Use este bit como condición de una
instrucción SVC para mejorar la capacidad de
comunicación del procesador.
Comp.,
5/02
5/03
5/01
5/04