Allen-Bradley SLC 500 Serie Manual De Referencia página 461

Dirección it
S:5/0 Interrupción
por overflow
S:5/1 Reservado
S:5/2 Error de
registro de
control
S:5/3 Error mayor
detectado
durante la
ejecución de la
rutina de fallo
de usuario
S:5/4 a
Reservado
S:5/7
S:5/8 Datos
retentivos
perdidos
S:5/9 Reservado
S:5/10 STI perdido
S:5/11 a
Reservado
S:5/12
S:5/13 Selec. de filtro
de entrada
modificada
Archivo de estado del controlador MicroLogix 1000
Clasificación
Configuración Cuando este bit es establecido por el controlador,
indica que un overflow matemático ha ocurrido
dinámica
en el programa de escalera. Vea S:0/1 para
obtener más información.
Si este bit se establece al ejecutar la
instrucción END o TND, se declarará el error
mayor (0020). Para evitar la ocurrencia de
este tipo de error mayor, examine el estado de
este bit después de una instrucción
matemática (ADD, SUB, MUL, DIV, DDV, NEG,
SCL, TOD o FRD), tome la acción más
indicada y luego ponga a cero el bit S:5/0
usando una instrucción OTU con S:5/0.
Configuración Las instrucciones LFU, LFL, FFU, FFL, BSL,
BSR, SQO, SQC y SQL pueden generar este
dinámica
error. Cuando el bit S:5/2 es establecido, indica
que el bit de error de una palabra de control
usada por la instrucción ha sido establecido.
Si este bit se establece al ejecutarse la
instrucción END o TND, se declarará el error
mayor (002). Para evitar la coincidencia de
este tipo de error mayor, examine el estado de
este bit después de una instrucción de registro
de control, tome la acción más indicada y
luego ponga a cero el bit S:5/02 usando una
instrucción OTU con S:5/2.
Configuración
Una vez establecido, este código de error
dinámica
mayor (S:6) representa el error mayor que
ocurrió durante el procesamiento de la rutina
de fallo debido a otro error mayor.
Estado Este bit es establecido cuando los datos
retentivos se pierden. Este bit permanece
establecido hasta que usted lo ponga a cero.
Mientras sea establecido, este bit causa que el
controlador falle antes del primer escán
verdadero del programa.
Estado Este bit es establecido cuando el temporizador
STI caduca mientras que la rutina STI se esté
ejecutando o sea inhabilitada y el bit pendiente
(S:2/0) ya es establecido.
Estado Este bit es establecido cuando la selección de
filtro de entrada en el controlador se hace
compatible con el hardware.
Descripción
A–11