Sun Oracle Netra X4250 Manual De Servicio página 183

Puntos de control de los códigos de POST (Continuación)
TABLA B-4
Código de POST Descripción
Presentación del mensaje de inicio de sesión, la información de la CPU, el mensaje con la clave
37
de configuración y cualquier información específica del fabricante del equipo
Inicializa diferentes dispositivos por medio de DIM.
38
Inicializa DMAC-1 y DMAC-2.
39
Inicializa la fecha y la hora del reloj en tiempo real (RTC).
3A
Prueba toda la memoria que hay instalada en el sistema. También comprueba las teclas Supr y
3B
Esc para limitar la prueba de memoria. Muestra la memoria total del sistema.
En este momento, la prueba de lectura-escritura de la RAM ha concluido. Programa los agujeros
3C
de memoria y realiza los ajustes de tamaño necesarios en la RAM con respecto a NB.
Comprueba si el módulo HT ha detectado algún error en el bloque de arranque y la
compatibilidad de la CPU con el entorno MP.
Detecta los diferentes dispositivos (puertos paralelos, puertos serie, coprocesador en la CPU,
40
etc.) que se han instalado correctamente en el sistema y actualiza BDA, EBDA, etc.
Programa el agujero de memoria o cualquier tipo de implementación que necesite un ajuste del
50
tamaño de la RAM del sistema.
Actualiza el tamaño de la memoria CMOS a partir de la memoria detectada en la prueba de
52
memoria. Asigna memoria básica al área de datos extendida de la BIOS.
Inicializa el estado BLOQ NUM y programa la velocidad del teclado KBD.
60
Inicializa Int-13 y prepara para la detección de IPL.
75
Inicializa los dispositivos IPL controlados por la BIOS y las memorias ROM opcionales.
78
Inicializa las demás memorias ROM opcionales.
7A
Genera y escribe contenido de ESCD en NVRAM.
7C
Registra los errores que ha detectado durante POST.
84
Presenta los errores al usuario y obtiene la respuesta del usuario.
85
Ejecuta la configuración de la BIOS si es necesario o se solicita.
87
Después de que se hayan inicializado todos los dispositivos, se hayan programado los parámetros
8C
relacionados con NB/SB que puede seleccionar el usuario, como los parámetros de sincronización,
las regiones que no se pueden almacenar en caché y el almacenamiento en caché de la instantánea
de la RAM, realiza cualquier otra programación específica de NB/SB/PCIX/OEM necesaria
durante la fase final de POST. Se realiza una depuración en segundo plano de la DRAM, y las
cachés L1 y L2 se configuran en función de las preguntas de configuración. Obtenga los límites de
depuración de la DRAM de cada nodo. Aquí se aplica la solución al error 101.
Genera tablas ACPI (si se admite ACPI).
8D
Programa los parámetros de los dispositivos periféricos. Active o desactive NMI conforme
8E
realice la selección.
Inicializa la interrupción de la administración del sistema durante la fase final de POST.
90
Apéndice B Configuración de BIOS y POST B-35