Mitsubishi Electric MELSEC System Q Manual De Usuario página 63

Controladores lógicos programables
Ocultar thumbs Ver también para MELSEC System Q:
Tabla de contenido

Publicidad

Señales E/S y memoria buffer
Dirección (Dez./Hex.)
Descripción
CH1
CH2
553
Número de notificaciones realizadas con la función de
(229
)
notificación
H
554
1er. rango de
(22A
)
H
memoria para la
función de notifi-
cación
555–557
(22B
–22D
)
H
H
558–561
2° rango de memoria para la función de notificación
(22E
–231
)
(la ocupación se corresponde con la del 1er. rango de memoria)
H
H
562–565
3er. rango de memoria para la función de notificación
(232
–235
)
(la ocupación se corresponde con la del 1er. rango de memoria)
H
H
566–569
4° rango de memoria para la función de notificación
(236
–239
)
(la ocupación se corresponde con la del 1er. rango de memoria)
H
H
570–573
5° rango de memoria para la función de notificación
(23A
–23D
)
(la ocupación se corresponde con la del 1er. rango de memoria)
H
H
574–590
Reservado (no es posible el acceso)
(23E
–24E
)
H
H
591 (24F
)
Número de estación (sólo con QJ71C24N(-R2/-R4)
H
592
608
(250
)
(260
)
H
H
Condiciones de
transmisión ajus-
tadas
593
609
(251
)
(261
)
H
H
Tab. 4-3:
Distribución de la memoria buffer de los módulos de interfaz (10)
Sistema Q de MELSEC - Módulos de interfaz
Número del registro realizado
0: notificación no realizada
BB8
: notificación realizada
H
(n°. de registro de datos)
Reservado (no es posible el acceso)
Protocolo de transmisión
0: GX(IEC) Developer
1: Protocolo MC (formato 1)
2: Protocolo MC (formato 2)
3: Protocolo MC (formato 3)
4: Protocolo MC (formato 4)
5: Protocolo MC (formato 5)
6: Protocolo libre
7: Protocolo bidireccional
8: (funcionamiento conjunto)
Ajustes de transmisión
b
Bit 0: Modo de funcionamiento
0: Funcionamiento independiente
1: Funcionamiento conjunto
b
Bit 1: Número de los bits de datos-
Número de los bits de datos
0: 7 Bits
1: 8 Bits
b
Bit 2: Comprobación de paridad
0: Sin comprobación de paridad
1: Comprobar la paridad
b
Bit 3: Paridad par o impar
0: Paridad impar
1: Paridad par
b
Bit 4: Número de bits de parada
0: Un bit de parada
1: Dos bits de parada
b
Bit 5: Suma de control
0: No emplear suma de control
1: Emplear suma de control
b
Bit 6: Modificaciones de programa
en modo RUN
0: bloqueado
1: permitido
b
Bit 7: Modificación de ajustes
0: bloqueado
1: erlauben
b
Bits 8 hasta 11:velocidad de
transmisión
b
Bits 12 hasta 15: siempre "0"
Protocolo válido
Ajuste previo*
MC Libre Bidir
0
R
0
R
Variable
R
Dependiente de
la parametriza-
R
ción
Memoria buffer
Referen-
cia
Cap. 20
Cap. 21
Cap. 5
Sección
5.4.2
4 - 13

Publicidad

Tabla de contenido
loading

Tabla de contenido