Memoria buffer
Dirección (Dez./Hex.)
Descripción
CH1
CH2
8269
8525
(204D
)
(214D
)
H
H
Ajustes para la
observación de
la CPU del PLC
8270
8526
(204E
)
(214E
)
H
H
8271
8527
(204F
)
(214F
)
H
H
8272
8528
(2050
)
(2150
)
H
H
8273,8274
8529, 8530
(2051
,
(2151
H
H
2052
)
2152
)
H
H
8275
8531
(2053
)
(2153
)
H
H
8276
8532
(2054
)
(2154
)
H
H
Ajustes para la
observación de
la CPU del PLC
(primer rango de
8277
8533
direcciones)
(2055
)
(2155
)
H
H
8278
8534
(2056
)
(2156
)
H
H
8279
8535
(2057
)
(2157
)
H
H
8280
8536
(2058
)
(2158
)
H
H
8281–8361
8537–8617
Ajustes para la observación de la CPU del PLC (observación del rango de direcciones 2 a 10)
(2059
–
(2159
–
H
H
La ocupación de estos rangos se corresponde con la del 1er. rango.
20A9
)
21A9
)
H
H
8362–8421
8618–8677
(20AA
–
(21AA
–
Reservado (no es posible el acceso)
H
H
20E5
)
21E5
)
H
H
8422
8678
Ajustes para la
(20E6
)
(21E6
)
observación de
H
H
la CPU del PLC
8423
8679
Se ha
(20E7
)
(21E7
)
H
H
presentado un
8424
8680
error durante la
(20E8
)
(21E8
)
H
H
observación
Tab. 4-3:
Distribución de la memoria buffer de los módulos de interfaz (17)
*
Los valores sobre trasfondo gris pueden guardarse en la Flash-ROM del módulo de interfaz.
4 - 20
Número de rangos de palabra
registrados
0: Ningún ajuste
1 a 10: Número de rangos con
operandos de palabra
Como máx. es posible determinar 10
rangos de palabra y de bit.
Número de rangos de bit registrados
0: Ningún ajuste
1 a 10: Número de rangos con
operandos de bit
Como máx. es posible determinar 10
rangos de palabra y de bit.
Comportamiento en caso de error de
la CPU del PLC
0: Detener observación
1: Proseguir observación
Tipo de los operandos observados
Código de operando: 90
hasta CC
H
Dirección de inicio de los operandos
Número de operandos
Determinación de condiciones para
la observación
Condiciones
Para operandos de bit:
0: OFF
1: ON
Para operandos de palabra:
Rango de valores: 0
hasta FFFF
H
Salida de la dirección de inicio
Salida del tamaño del marco
Dirección de módulo externo con el
que se supervisa la CPU.
Salida de la dirección de inicio
Salida del tamaño del marco
Dirección de módulo externo con el
que se supervisa la CPU.
Señales E/S y memoria buffer
Protocolo válido
Ajuste previo*
MC Libre Bidir
0
R
0
0
H
0
R
H
—
0
R
MITSUBISHI ELECTRIC
Referen-
cia
—
Cap. 19
—
—
Cap. 19