Tabla de contenido
Publicidad
• Bit 4 – TCN2UB: Actualización de Espera del Timer/Counter2
Cuando se encuentra en operación asincrónica el Timer/Counter2 y es escrito el
TCNT2, este bit llega a ser uno.
Cuando el TCNT2 ha sido actualizado desde el registro de almacenamiento
temporal, este bit es limpiado por hardware.
Un cero lógico en este bit indica que el TCNT2 está listo para ser actualizado
con un nuevo valor.
• Bit 3 – OCR2AUB: Registro Comparador de Actualización de Espera de
Salida 2
Cuando se encuentra en operación asincrónica el Timer/Counter2 y es escrito el
OCR2A, este bit llega a ser uno.
Cuando el OCR2A ha sido actualizado desde el registro de almacenamiento
temporal, este bit es limpiado por hardware.
Un cero lógico en este bit indica que el OCR2A está listo para ser actualizado
con un nuevo valor.
• Bit 2 – OCR2BUB: Registro Comparador de Actualización de Espera de
Salida 2
Cuando se encuentra en operación asincrónica el Timer/Counter2 y es escrito el
OCR2B, este bit llega a ser uno.
Cuando el OCR2B ha sido actualizado desde el registro de almacenamiento
temporal, este bit es limpiado por hardware.
Un cero lógico en este bit indica que el OCR2B está listo para ser actualizado
con un nuevo valor.
• Bit 1 – TCR2AUB: Registro de Control de Actualización de Espera del
Timer/Counter2
Cuando se encuentra en operación asincrónica el Timer/Counter2 y es escrito el
TCCR2A, este bit llega a ser uno.
Cuando el TCCR2A ha sido actualizado desde el registro de almacenamiento
temporal, este bit es limpiado por hardware.
Un cero lógico en este bit indica que el TCCR2A está listo para ser actualizado
con un nuevo valor.
• Bit 0 – TCR2BUB: Registro de Control de Actualización de Espera del
Timer/Counter2
Publicidad
Tabla de contenido
