Tabla de contenido
Publicidad
• Modo de Doble Velocidad Asíncrona de Comunicación
18.2 USART1 y USART0
El ATmega164P/324P/644P tiene dos USART's, USART0 y USART1.
La funcionalidad para todos los USART's es descrito a continuación, la mayoría
de registros y bits de referencia en esta sección son escritas en forma general. La
letra minúscula "n" reemplaza el número USART.
Diagrama de Bloques USART
18.4 Generación del Reloj
La Generación lógica de reloj genera la base de reloj para la Transmisión y
Recepción. El USARTn soporta cuatro modos de operación de reloj: Asincrónico
Normal, Doble velocidad Asincrónica, Maestro Sincrónico y Modo esclavo
Sincrónico. El bit UMSELn en USART Control de Registro de Estado C
(UCSRnC) selecciona entre
operación Asincrónica y Sincrónica. Doble
velocidad (solo modo asíncrono) es controlada por el U2Xn encontrado en el
registro UCSRnA. Cuando se usa modo síncrono (UMSELn = 1), el Registro de
Dirección de Datos para el pin XCKn (DDR_XCKn) controlan si la fuente de
reloj es interna (modo Maestro) o externa (modo esclavo). El pin XCKn es solo
activado cuando se usa modo Síncrono.
Diagrama de Bloques, Generación Lógica de Reloj
Publicidad
Tabla de contenido
