Tabla de contenido
Publicidad
2.1 Diagrama de Bloque
Figura 2 -1. Diagrama de Bloques
El core (núcleo) AVR combina un conjunto de instrucciones RISC con 32
registros para uso de propósito general. Todos los 32 registros están
directamente relacionados con la Unidad Aritmética Lógica (ALU), admitiendo
dos registros independientes al ejecutarse una instrucción en un ciclo de
máquina. El resultado de esta arquitectura es más eficiente, se consigue un
caudal de flujo y transferencia hasta diez veces más rápido que
microcontroladores CISC convencionales.
El ATmega164P / 324P / 644P provee las siguientes características: 16/32 / 64K
bytes en el sistema de Flash Programable con capacidad de lectura y escritura
de 512B/1K/2K bytes en la EEPROM, 1/2/4K bytes en la SRAM, 32 pines de
E/S para propósito general, 32 registros de propósito general, Contador en
Tiempo real (RTC), tres Timer/Contadores flexibles con modo de Comparación
y PWM, 2 USARTs, un byte orientado a la Interfaz Serial de 2 hilos, 8 canales
ADC de 10 bits con opción de entrada Diferencial con ganancia programable,
Watchdog Timer programable con oscilador interno, un Puerto serial SPI,
Interfase de prueba JTAG, también usado para acceder al sistema On-chip
Debug y seis modos de programación seleccionable para ahorro de energía. El
modo Idle detiene al CPU mientras permite a la SRAM, Timer/Contador,
Puerto SPI y al sistema de interrupciones continuar funcionando.
Publicidad
Tabla de contenido
