Tabla de contenido
Publicidad
PA2
ADC2 (Entrada canal 2 ADC)
PCINT2 (Cambio de pin Interrupción 2)
PA1
ADC1 (Entrada canal 1 ADC)
PCINT1 (Cambio de pin Interrupción 1)
PA0
ADC0(Entrada canal 0 ADC)
PCINT0 (Cambio de pin Interrupción 0)
13.3.2 Funciones Alternativas Pórtico B
Pin del Pórtico Función Alternativa
PB7
SCK (SPI Bus de entrada reloj maestro)
PCINT15 (Cambio de pin interrupción 15)
PB6
MISO (SPI Bus Maestro Salida Entrada/ esclavo)
PCINT14 (Cambio de pin Interrupción 14)
PB5
MOSI (SPI Bus Maestro Salida Entrada/ esclavo)
PCINT13 (Cambio de pin Interrupción 13)
PB4
SS (SPI Selección de entrada Esclavo)
OC0B (Timer/Contador0 Salida de comparación B)
PCINT12 (Cambio de pin Interrupción 12)
PB3
AIN1(Entrada Comparador Analógico Negativo)
OC0A (Timer/Contador0 Salida de comparación A)
PCINT11 (Cambio de pin Interrupción 11)
PB2
AIN0 (Entrada Comparador Analógico Positivo)
INT2 (Entrada de Interrupción Externa 2)
PCINT10 (Cambio de pin Interrupción 10)
PB1
T1 (Timer/Contador 1 Entrada Contador Externo)
CLK0 Sistema de división del reloj de salida
PCINT9 (Cambio de pin Interrupción 9)
PB0
T0 (Timer/Contador 0 Entrada Contador Externo)
XCK0 (USART0 Reloj Externo de Entrada/Salida)
PCINT8 (Cambio de pin Interrupción 8)
• SCK/PCINT15 – Portico B, Bit 7
SCK: Reloj Maestro de Salida, Reloj esclavo de entrada para canal SPI. Cuando
el SPI es habilitado como esclavo, este pin es configurado como entrada
indiferentemente de la configuración del DDB7. Cuando el SPI0 es habilitado
como maestro, la dirección de datos de estos pines es controlada por DDB7.
Cuando el pin es forzado para ser una entrada, la pull up puede todavía ser
controlada por el bit del PORTB7.
PCINT15, Cambio del pin de fuente de interrupción 15: El pin PB7 puede servir
como fuente de interrupción externa.
Publicidad
Tabla de contenido
