Twsr - Registro De Estado Del Twi - Atmel ATmega164P/V Manual De Usuario

• Bit 2 – TWEN: Habilitación del Bit TWI
El bit TWEN habilita la operación del TWI y activa la interfase del TWI. Cuando
TWEN es escrito a uno, el TWI toma todo el control de los pines de E/S
conectados al SCL t SDA, habilitando límites de baja-velocidad y picos filtrados.
Si este bit es escrito a cero, el TWI cambia a apagado y todas las transmisiones
del TWI son terminadas, indiferentemente de cualquier operación.
• Bit 1 – Res: Bits Reservados
Estos bits son reservados y siempre son escritos como cero.
• Bit 0 – TWIE: Habilitación de Interrupciones del TWI
Cuando este bit es escrito a uno, y el bit-I en SREG es habilitado, la respuesta de
interrupción del TWI seria activada mientras la bandera del TWINT este en
alto.
20.9.3 TWSR – Registro de Estado del TWI
• Bits 7:3 – TWS: Estado del TWI
Estos 5 bits reflejan el estado lógico del TWI y del Bus serial de 2-hilos (2-wire).
Los diferentes códigos de estado son descritos después en esta sección. Note
que el valor leído desde TWSR contiene ambos los valores del estado del 5-bit y
el valor del prescalador del 2-bit. El diseño de aplicación seria enmascarar los
bits del prescalador a cero cuando chequea los bits de Estado. Esto chequea
indiferentemente de las configuraciones del prescalador.
• Bit 2 – Res: Bits Reservados
Estos bits son reservados y siempre son escritos como cero.
• Bits 1:0 – TWPS: Bits del prescalador del TWI
Estos bits pueden ser leídos, escritos, y controlados por el bit prescalador de
velocidad.