Tabla de contenido
Publicidad
Cuando la recuperación lógica del reloj detecta un alto (idle) o un bajo (Start) la
transición en la línea RxDn, el bit de comienzo detecta que una secuencia es
inicializada. La recuperación lógica del reloj luego usa muestras de 8, 9, y 19
para modo Normal, y muestras de 4, 5, y 6 para modo de doble velocidad
(indicando como muestras los números dentro del cuadro de la figura), para
decidir si un bit de de comienzo es receptado. Si dos o más de estas tres
muestras tienen un alto nivel lógico (la mayoría gana), el bit de inicio es válido
como pico de ruido y la búsqueda para el inicio de la recepción para siguiente
transición en alto o en bajo. Sin embargo, el bit de inicio válido es detectado, la
recuperación lógica de reloj es sincronizada y la recuperación del dato puede
comenzar. El proceso de sincronización es repetido para cada bit de inicio.
18.9.2 Recuperación de datos Asincrónica
Cuando el reloj de recepción es sincronizado al bit de inicio, la recuperación del
dato puede comenzar. La unidad recuperadora de datos usa estados de
máquina para cada bit en modo Normal y ocho estados para cada bit en Modo
de Doble Velocidad. Cada una de las muestras es dada un número que es igual
al estado de la unidad de recuperación.
La decisión del nivel lógico de la recepción de bits es tomada haciendo una
votación mayoritaria de los valores lógicos de las tres muestras en el centro de
bits recibidos. Las muestras centrales son enfatizadas en la figura teniendo el
número de muestras en el cuadro. La mayoría de proceso votados es hecha
como sigue: Si dos o todos lo ejemplos tienen niveles bajos, el bit de recepción
es registrado con 0 lógico. Esto la mayoría de procesos como filtros pasa bajos
completa la trama y es receptada. Incluyendo el primer bit de parada. Note que
la recepción solo usa el primer bit de parada de la trama.
Muestra del bit de parada y el siguiente bit muestreado
Publicidad
Tabla de contenido
