Tabla de contenido
Publicidad
Comparación entre CPU CJ1 y CJ1-H
Elemento
Conver-
Compatibilidad de
sión de
direcciones de
direccio-
memoria de E/S
nes de
reales y de progra-
E/S rea-
mas con los PLC de
les de
la serie CVM1/CV
registro
de índice
para
CVM1/
CV
Guardar
Compatibilidad con
y cargar
los PLC de la serie
indica-
CVM1/CV
dor de
condi-
ción
Funcio-
Arranque de la CPU Se puede especificar en la
namient
o cuando
la Uni-
dad no
com-
pleta el
proceso
de inicio
Inhabilitación de interrupcio-
nes de alimentación en seccio-
nes de programa
Funcionamiento de los
indicadores de condición
E/S incorporada
PC Link
Interrupciones programadas
de 0,1 ms
Batería
CPU CJ1-H
(CJ1H-CPU6@H)
Las direcciones de memoria
de E/S reales de la serie
CVM1/CV pueden conver-
tirse en direcciones de la
serie CJ e insertarse en los
registros de índice y vice-
versa: las direcciones de
memoria de E/S reales de la
serie CJ de los registros de
índice se pueden convertir en
direcciones de la serie
CVM1/CV.
El estado del indicador de
condición se puede guardar o
cargar mediante las instruc-
ciones GUARDAR INDICA-
DORES DE CONDICIÓN
(CCS) y CARGAR INDICA-
DORES DE CONDICIÓN
(CCL), lo que permite aplica-
ciones en las que los estados
de indicador de condición
deben pasar por diferentes
ciclos, tareas o ubicaciones
de programa.
configuración del PLC si la
CPU debe arrancar o no (en
espera) en modo MONITOR
o RUN, incluso si una Unidad
no ha concluido el proceso
de arranque.
Compatible.
Las instrucciones entre DI y
EI se ejecutan sin realizar el
proceso de desconexión de
alimentación, incluso si se
detecta y confirma la inte-
rrupción de alimentación.
El estado de los indicadores
de error, negativo e igual a, se
mantiene con la ejecución de
las siguientes instrucciones.
TIM, TIMH, TMHH, CNT, IL,
ILC, JMP0, JME0, XCHG,
XCGL, MOVR, instrucciones
de comparación de entrada,
CMP, CMPL, CPS, CPSL,
TST, TSTN, STC y CLC.
Incompatible.
Incompatible.
Incompatible.
CPM2A-BAT01
CPU CJ1M
(CJ1M-CPU@2/CPU@3)
Las direcciones de memoria
de E/S reales de la serie
CVM1/CV pueden conver-
tirse en direcciones de la
serie CJ e insertarse en los
registros de índice y vice-
versa: las direcciones de
memoria de E/S reales de
la serie CJ de los registros
de índice se pueden con-
vertir en direcciones de la
serie CVM1/CV.
El estado del indicador de
condición se puede guar-
dar o cargar mediante las
instrucciones GUARDAR
INDICADORES DE CONDI-
CIÓN (CCS) y CARGAR
INDICADORES DE CONDI-
CIÓN (CCL), lo que permite
aplicaciones en las que los
estados de indicador de
condición deben pasar por
diferentes ciclos, tareas o
ubicaciones de programa.
Se puede especificar en la
configuración del PLC si la
CPU debe arrancar o no (en
espera) en modo MONITOR
o RUN, incluso si una
Unidad no ha concluido el
proceso de arranque.
Compatible.
Las instrucciones entre DI y
EI se ejecutan sin realizar el
proceso de desconexión de
alimentación, incluso si se
detecta y confirma la inte-
rrupción de alimentación.
El estado de los indicadores
de error, negativo e igual a,
se mantiene con la ejecu-
ción de las siguientes ins-
trucciones.
TIM, TIMH, TMHH, CNT, IL,
ILC, JMP0, JME0, XCHG,
XCGL, MOVR, instrucciones
de comparación de entrada,
CMP, CMPL, CPS, CPSL,
TST, TSTN, STC y CLC.
CJ1M-CPU2@
Compatible.
Compatible.
CJ1W-BAT01
Sección 1-5
CPU CJ1
(CJ1G-CPU4@)
Incompatible.
Incompatible.
CPU en espera (fijo)
Incompatible.
Los indicadores de error,
negativo e igual a se desac-
tivan con la ejecución de las
siguientes instrucciones.
TIM, TIMH, TMHH, CNT, IL,
ILC, JMP0, JME0, XCHG,
XCGL, MOVR, instruccio-
nes de comparación de
entrada, CMP, CMPL, CPS,
CPSL, TST, TSTN, STC y
CLC.
Incompatible.
Incompatible.
Incompatible.
CPM2A-BAT01
49
Publicidad
Capítulos
Tabla de contenido
