Digital Inputs; Digital Outputs - Festo SFC-LACI-DN Serie Manual Del Usaurio

B. Parametrización a traves de bus de campo

Digital Inputs

PNU
Descripción
CI
DeviceNet

Digital Outputs

PNU
Descripción
Local Digital Outputs 304
CI
DeviceNet
B−56
303
Esquema de las entradas digitales:
Bit 0: detector de final de carrera negativo
Bit 1: detector de final de carrera positivo
Bit 2: interruptor de referencia
Bit 3 ... 15: reservados (= 0)
Bit 16 ... 20: número de registro actual (comparar con byte de control 3)
Bit 21: STOP (CCON.B1)
Bit 22: ENABLE (CCON.B0)
Bit 23: START (CPOS.B1)
Bit 24: entrada de muestreo
Bit 25 ... 31: reservados (= 0)
60FDh 00h
C: 103 A: 10
304 1 ... 2
Esquema de las salidas digitales
1
Bit 0: freno de estado
Bit 1 ... 15: (reservados)
Bit 16 : MC
Bit 17: READY
Bit 18: EA_ACK
Bit 19: ERROR
Bit 20 ... 24: (reservados)
Bit 25: estado de Out1
Bit 26: estado de Out2
304 2
(Reservado)
60FEh 01h ... 02h
C: 103 A: 20 ... 21
uint32
uint32
I: 1 uint32
uint32
uint32
I: 1 uint32
Festo GDCP−SFC−LACI−DN−ES es 0812NH
r
r
r
r
r
r