Publicidad
B. Parametrización según FHPP−FPC
Digital Inputs (entradas digitales)
PNU
Descripción
CI / DS402
Digital Outputs (salidas digitales)
PNU
Descripción
Digital outputs
(salidas digitales)
(salidas digitales)
Mask
(máscara)
(máscara)
CI / DS402
Festo GDCP−SFC−LACI−CO−ES es 0812NH
303
Esquema de las entradas digitales:
Bit 0:
detector de final de carrera negativo.
Bit 1:
detector de final de carrera positivo.
Bit 2:
interruptor de referencia.
Bits 3...15:
reservados (= 0).
Sólo con control FHPP:
Bit 16 ... 20:
número de registro actual (compárese con byte de control 3).
Bit 21:
STOP (CCON.B1).
Bit 22:
ENABLE (CCON.B0).
Bit 23:
START (CPOS.B1).
Bit 24 ... 31:
reservados (= 0).
Siempre:
Bit 24:
entrada de muestreo.
Bits 25...31:
reservados (= 0).
60FDh
00h
304
1...2
Esquema de las salidas digitales.
304
1
Bit 0:
estado del freno.
Bits 1...15:
(reservados).
Bit 16 :
MC.
Bit 17:
READY.
Bit 18:
EA_ACK.
Bit 19:
ERROR.
Bits 20...24:
(reservados).
Bit 25:
estado de Out1.
Bit 26:
estado de Out2.
304
2
Bit 25:
activa la indicación de Out1 en 60FE/01h.
Bit 26:
activa la indicación de Out2 en 60FE/01h.
60FEh
01h...02h
uint32
uint32
uint32
uint32
r
r
r
r
B−45
Publicidad
