Instrucciones lógicas
Instrucciones lógicas (acumulador)
Instrucción
AND
ANDD
ANDF
ANDS
OR
ORD
ORF
ORS
XOR
XORD
XORF
XORS
CMP
CMPD
Apéndice C: Tiempos de ejecución de instrucciones
Tipos legales de datos
V:Reg Datos.
V:Reg bits
P:Indir. (Datos)
P:Indir. (Bit)
V:Reg Datos.
V:Reg bits
K:Constante
P:Indir. (Datos)
P:Indir. (Bit)
1o.: X, Y, C, S
T, CT, SP, GX, GY
2ndo.: K:Constante
Ninguno
V:Reg Datos
V:Reg bits
P:Indir. (Datos)
P:Indir. (Bit)
V:Reg Datos.
V:Reg bits
K:Constante
P:Indir. (Datos)
P:Indir. (Bit)
1o.: X, Y, C, S
T, CT, SP, GX, GY
2ndo.: K:Constante
Ninguno
V:Reg Datos.
V:Reg bits
P:Indir. (Datos)
P:Indir. (Bit)
V:Reg Datos.
V:Reg bits
K:Constante
P:Indir. (Datos)
P:Indir. (Bit)
1o.: X, Y, C, S
T, CT, SP, GX, GY
2ndo.: K:Constante
Ninguno
V:Reg Datos.
V:Reg bits
P:Indir. (Datos)
P:Indir. (Bit)
V:Reg Datos.
V:Reg bits
K:Constante
P:Indir. (Datos)
P:Indir. (Bit)
Manual del PLC DL06, 2a. edición en español, 6/07
DL06
Ejecución
7,9 µs
7,9 µs
33,4 µs
33,4 µs
8,9 µs
8,9 µs
5,7 µs
34,4 µs
34,4 µs
21,6 µs + 0,9 µs x N
10,0 µs
8,1 µs
8,1 µs
33,8 µs
33,8 µs
9,0 µs
9,0 µs
5,8 µs
34,5 µs
34,5 µs
20,9 µs +
0,9 µs x N
10,2 µs
8,0 µs
8,0 µs
33,6 µs
33,6 µs
9,0 µs
9,0 µs
5,4 µs
34,4 µs
34,4 µs
20,9 µs +
0,9 µs x N
10,1 µs
9,4 µs
9,4 µs
34,9 µs
34,9 µs
9,9 µs
9,9 µs
6,7 µs
35,4 µs
35,4 µs
1
Sin ejecución
2
1,0 µs
1,0 µs
0,9 µs
0,9 µs
C
1,0 µs
1,0 µs
1,0 µs
4
0,9 µs
0,9 µs
1,0 µs
5
1,0 µs
6
1,0 µs
1,0 µs
0,9 µs
7
0,9 µs
1,0 µs
1,0 µs
8
1,0 µs
0,9 µs
0,9 µs
9
1,0 µs
10
1,0 µs
1,0 µs
1,0 µs
11
0,9 µs
0,9 µs
1,0 µs
12
1,0 µs
1,0 µs
0,9 µs
13
0,9 µs
1,0 µs
14
1,0 µs
1,0 µs
A
1,0 µs
0,9 µs
0,9 µs
B
1,0 µs
1,0 µs
1,0 µs
C
1,0 µs
1,0 µs
D
C–15