Hagamos Comparaciones Entre Rll Y Pll; Etapas Iniciales - AutomationDirect PLC DL06 Manual De Instrucciones

Ocultar thumbs Ver también para PLC DL06:
Tabla de contenido

Publicidad

Se ejecuta la instrucción JMP S0, que apaga simplemente el bit de la etapa S1 y prende el bit de la
etapa S0. En el próximo barrido del PLC , la CPU no ejecutará la etapa S1, de modo que la salida
Y0 se apagará. El estado Parado (S0) estará listo para el próximo ciclo.

Hagamos comparaciones entre RLL y PLL

Ud. puede estar pensando "no veo ninguna ventaja de
programar en etapas... de hecho, el programa de etapas en este
caso es más largo que el programa simple RLL".
Bien, ahora es el tiempo de tener un poco de fé. Cuando
crecen en complejidad los
problemas
de
programación por etapas gana
rápidamente en la sencillez, el
tamaño del programa, etc.
Por ejemplo, considere el
diagrama adyacente. Note cuán
fácil
es
establecer
correlación de estados del diagrama de la transición de estados al programa de etapas a la
derecha. ¡Ahora, desafiamos a cualquiera a identificar los
mismos estados en el programa de RLL en la página previa!

Etapas iniciales

Durante la energización del PLC y en la transición del modo
Program para RUN, el PLC siempre comienza con todas
etapas (SG) normales desactivadas. Las etapas del programa
mostrado hasta ahora no tienen realmente una manera de
iniciar el programa (porque no se examinan renglones a
menos que la etapa esté activa).
Asumamos que siempre comenzaremos en el Estado Parado,
que es como funciona el programa en ladder. La etapa inicial
ISG se define para ser activa en la energización.
En el programa modificado a la derecha, hemos cambiado la
etapa S0 al tipo ISG. Esto asegura que el PLC examina el
contacto X0 después de la energización, porque la etapa S0 es
activa. ¡Después de la energización, una etapa inicial (ISG)
trabaja como cualquier otra etapa!
Podemos cambiar ambos programas para que el motor esté
control,
la
una
ON o funcionando en la
energización.
programa
izquierda, debemos agregar
el relevador SP0 que se
cierra en el primer barrido de la CPU, que enclava Y0. En el
ejemplo de etapas a la derecha, hacemos simplemente la
etapa S1 una etapa inicial (ISG) en vez de S0.
Manual del PLC DL06, 2a. edición en español, 6/07
Capítulo 7: Programación por etapas
plus
En
el
RLL
a
la
1
2
3
4
5
6
7
8
9
10
11
12
13
14
A
B
C
D
7–5

Publicidad

Tabla de contenido
loading

Tabla de contenido